亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速通信系統(tǒng)

  • 基于IEC61850的新型數字化變電站通信網絡的研究與實踐.rar

    變電站自動化系統在我國應用發展十多年來,為保障電網安全經濟運行發揮了重要作用。但目前也多少存在著二次接線復雜,自動化功能獨立、堆砌,缺少集成應用和協同操作,數據缺乏有效利用等問題。這些問題大多是由變電站整體數字化水平不高、缺乏能夠完備實現信息標準化和設備之間互操作的變電站通信標準造成的。 電力工業發展和市場化改革的深入對供電質量和電網安全經濟運行的要求不斷提高,作為輸配電系統的信息源和執行終端,變電站數字化、信息化的要求越發迫切,數字化變電站成為變電站自動化系統的發展方向。電子式電流/電壓互感器、智能開關等智能化一次設備的誕生使建設數字化變電站成為可能,高速、可靠和開放的通信網絡以及完備的通信系統標準是數字化變電站實現的保障,特別是最新頒布的變電站通信網絡與系統的國際標準-IEC 61850為建設數字化變電站提供了全面規范。本文以IEC 61850和基于IEC 61850的數字化變電站通信網絡為研究對象,結合新架構的全網絡化數字保護平臺與試驗系統研制的具體實踐,展開專門研究,主要內容包括: ◇ IEC 61850的理論分析①揭示了IEC 61850與數字化變電站的內在關聯。 ②總結了IEC 61850的內涵,通過分析說明IEC 61850不再是簡單的通信協議,更多意味的是變電站自動化系統的功能建模方法。 ③歸納了IEC 61850的主要技術特征,包括功能分層的變電站、面向對象的信息模型、功能與通信的解耦、變電站配置語言和面向對象的數據自描述等。 ④從“類”的角度入手分析了IEC 61850信息模型,指出信息模型具備了類的共性和特性。以合并單元為例,對信息模型的屬性和服務進行了具體分析。 ◇ IEC 61850的應用研究①從系統和設備兩個層面總結了實踐IEC 61850的一般步驟。 ②分析了采樣值傳輸(SVC)和通用變電站事件(GSE)2類重要的通信服務。 ③研究了核心ACSI、GOOSE、SMV、GSE管理、GSSE,時間及時間同步等通信模型的特殊通信服務映射。 ④討論了信息模型實體的構建方法,即如何讓設備的實際功能、運行機制和數據能夠準確和完備的實現設備對應信息模型的所有細節。IEC 61850沒有對實現標準的具體方法作出規定,這給各廠商在技術實現上留出了足夠的自由發揮空間。但同時我們注意到若僅在“形態”層面上實踐IEC 61850,而不顧及IEC 61850的內涵和應用價值,則可能無法實現IEC 61850的預定目標或使IEC 61850的有益效果大打折扣。出于如此考慮,在提出3種可能的構建方案的基礎上,經過分析從中選擇出作者認為最優的方案,并給出了示例。 ◇基于IEC 61850的數字化變電站通信網絡(CNDS)的研究①在分析以太網介質訪問控制方法的基礎上,針對標準以太網存在延時不確定的問題,總結了提高以太網實時性能的主要措施,并從中選擇出適用于CNDS的措施。 ②分析了CNDS的特征,特別是與同樣基于以太網的一般局域網的區別,針對CNDS在網絡可靠性和安全性等方面的特殊要求,提出了應對措施和解決方案。 ③提出了過程子網和全站惟一網絡2種組網方案。通過分析各自的特點與實現難度,指出過程子網目前較易實現,而全站惟一網絡將憑借信息高度共享等優勢成為CNDS的最終形態。闡述了VLAN、由交換機實現網絡冗余等組網技術在SAS中的應用方法及IED自身通信冗余的實現方法。 ④歸納了CNDS數據流的類型和到達時間規律:建立了簡單數據流模型為表征數據流、研究數據流業務特征和分析CNDS性能提供了有用工具;分析了TcP協議及其運行機制,提出了TcP應用于CNDS的優化方法。 ⑤利用OPNET網絡仿真技術,建立了EMAC和TCP/IP仿真節點模型,對以太網、TCP和交換式以太網的基本特征等進行了仿真研究;依據CNDS實際承載的功能,建立了過程子網和站級網絡的動態仿真模型,圍繞網絡延時和端到端延時等網絡性能指標,對不同組網方式和應用功能下的網絡性能進行了考察,得出了具有普遍適用性的結論和建議,為分析解決此類問題提供了通用方法。 ◇可接入CNDS的全網絡化數字保護平臺與試驗系統的設計與實現①闡述了一種新架構的、能夠無縫接入CNDS并具有多種運行方式的全網絡化數字保護平臺與試驗系統的軟硬設計和實現方法。提出了適用于數字保護的RTOS多任務劃分方法。 ②以饋線保護測控裝置為例,建立了平臺的IEC 61850信息模型。以此為基礎,在平臺內部實現了利用SMV和GOOSE報文傳輸采樣值和開入/開出信息,即實現了遵循IEC 61850的過程層通信,為平臺接入IEC 61850系統和數字化變電站做好了準備。 ③進行了保護測量功能和過程層通信試驗,驗證了平臺的可用性和過程層通信的可靠性,為類似設計方法在間隔層IED上的應用提供了可信依據。

    標簽: 61850 IEC 新型數字

    上傳時間: 2013-05-28

    上傳用戶:lyy1234

  • 基于電力電子網絡的變流系統研究.rar

    電力電子系統的集成化是現今電力電子技術發展的趨勢,系統的模塊化和標準化技術是目前電力電子領域的重要研究方向。研究基于電力電子網絡的變流系統,對復雜電力電子裝置的系統級集成具有重要意義,是電力電子系統集成技術的基本組成部分。本文從變流系統的功率流和信息流雙重分布性的角度出發。對電力電子系統網絡(Power Electronics System Network,PES—Net)的模型和變流系統的通信需求進行分析,提出實時電力電子系統網絡(Real—time power electronics system network,RT—PES—Net);并對基于新網絡的分布式控制及管理方案和模塊化軟件方案等內容進行系統的研究,提出基于棧操作的實時軟件構建方案。本文的研究將為變流系統的控制結構和軟件方案標準化提供參考和理論依據,為應用系統的集成提供解決方案。 復雜中大功率變流系統是網絡化分布式控制系統的應用對象。首先,論文以復雜系統為研究對象,分析了應用系統的功率流和信息流在空間結構上的對偶關系和雙重分布的特性;在電力電子集成模塊(Power Electronics Building Blocks,PEBB)的基礎上,研究了變流系統的網絡化分布式控制方案,并得出系統組構的初步構想,總結出適合復雜電力電子系統集成的標準化理論。 接著,論文對電力電子網絡模型進行了研究。分析了現有各類總線網絡和目前用于電力電子應用系統的網絡,從結構、速率和協議等各個方面將兩類網絡進行了系統的對比。明確了電力電子系統網絡(PES—Net)的定義,分析并總結復雜電力電子實時系統所需網絡必需具備的條件。根據現有網絡技術背景,綜合控制結構和網絡需求,提出了電力電子系統網絡(PES—Net)的模型。 為滿足變流系統的實時控制,論文對分布式控制結構的通信需求進行了研究。以網絡控制系統(Networked Control System,NCS)為背景,對變流器系統控制信息延時因素進行了分析;通過對典型電力電予系統的分析,歸納和總結了系統的控制功能和控制內容,對系統不同層次的控制任務進行了響應時間需求分析和網絡的分層配置;通過對仿真結果的分析,研究了應用系統內模塊控制信息延時對不同應用系統的性能影響和對開關頻率的限制。根據變流系統對控制延時的接受程度,將電力電子復雜系統歸為兩大類:1)零延時系統;2)定延時系統。針對上述兩類系統,論文給出了電力電子網絡(PES—Net)的通道容量和應用系統開關周期的計算方法。 論文對開放式、分布式的電力電子系統網絡(PES—Net)的硬件組成和同步方案進行了研究,提出新的實時網絡和系統級集成方案。根據主節點和從節點的控制任務需求,分別從功能和系統結構的角度對開放式網絡的硬件構成進行研究;根據控制系統的接口需求分析,對節點的通用性設計進行重點討論。針對網絡的同步問題,本文分析了簡單有效的解決方法,即基于數據結構的同步補償方案;此外,論文提出基于實時高速電力電子系統同絡(RT-PES-Net)的同步方案,研究適合變流器實時控制的網絡結構和相應的硬件配置。根據應用控制和通信系統所需的各種操作,論文對實時網絡的管理進行了討論,研究了信息幀管理和相應的硬件設置,并對各種工作模式下所需的通信時間進行了計算和比較。基于實時網絡系統及其管理方案,論文給出了組構以PEBB為基礎的變流系統的方案。 論文對基于RT-PES-Net的模塊化軟件方案進行了研究。首先,將控制軟件與功率硬件進行解耦,使得軟件設計與硬件部分分離。在分析電力電子軟件特性的前提下,論文提出基于棧操作的模塊化軟件方案,增加子程序實時構件的內聚性;對軟件模塊化的通用性進行研究,分析模塊接口參數和變量的申明和配置,并研究參數的定標,對構件進行分類;分析子程序實時構件在執行速度上的優點。論文對電力電子系統控制軟件(Powerr Electronics System Control Software,PES-CS)的組構和集成進行研究,簡化軟件主框架。 最后,論文分別對RT-PES-Net和模塊化軟件方案進行了相應的實驗研究和分析。論文對提出的實時電力電子系統網絡(RT-PES-Net)進行了通信實驗,將新網絡拓撲對變流系統的延時影響與舊網絡系統的延時影響進行比較,總結新網絡系統在控制實時性、提高開關頻率、網絡可擴展性和管理靈活度等方面的優勢。論文針對RT-PES-Net進行應用研究,驗證該網絡可解決網絡通信失步所造成的問題。論文對基于通用型實時構件和棧操作的模塊化軟件方案進行實驗驗證,為標準化軟件庫的建立和系統級集成提供參考方案。 網絡化的控制結構研究是復雜電力電子系統級集成研究的關鍵。本課題針對復雜變流系統提出了實時電力電子系統網絡(RT-PES-Net),并以該網絡為基礎對分布式控制結構及相應的網絡化管理方案和模塊化軟件方案展開一系列研究,為電力電子控制系統提供標準化、開放式的網絡參考體系,并以此結構來快速構建終端復雜變流系統,為實現標準的應用系統組構提供參考方案,有助于解決電力電子標準化推廣所面臨的難題。論文為應用系統的即插即用和動態重構提供了研究基礎,從而為最終實現復雜變流器的應用系統級集成提供系統化的理論和方法依據。同時,論文的研究開拓了電力電子系統集成和標準化研究的一個新方向。

    標簽: 電力電子 網絡 系統研究

    上傳時間: 2013-06-15

    上傳用戶:silenthink

  • 基于DSP實現G729語音編碼算法.rar

    高速發展的DSP技術為語音信號處理領域提供了良好的發展平臺,使得實時實現各種復雜的算法稱為可能。G.729語音編碼是國際電信聯盟(ITU-T)于1996年獲準通過的采用共軛結構代數碼激勵線性預測技術的具有8 kbit/s碼速率的語音算法建議,廣泛應用于數字移動通信、IP電話和數字衛星通信中。本文研究了G.729語音編碼原理和在TMS320C5416定點DSP芯片上實時實現該編碼器過程中的軟、硬件設計。主要涉及有以下幾方面內容: 1.介紹語音編碼技術和DSP技術的發展概況。 2.研究了基于CELP結構的G.729編碼的算法原理。 3.根據G.729聲碼器實時實現的需要,介紹硬件平臺的組成,研究了系統軟件的設計和基于算法和實時需要的軟件優化。 4.利用DSP代碼調試工具對系統性能進行分析,得出測試結果。

    標簽: G729 DSP 語音編碼

    上傳時間: 2013-07-11

    上傳用戶:woshiayin

  • 基于USB2.0FPGA的高速數據采集系統的研究與設計.rar

    隨著科學技術的快速發展和數據采集系統的廣泛應用,人們對數據采集系統的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規范,以其使用方便、易于擴展、速度快等優點而被廣泛地應用于數據采集系統中。現場可編程門陣列最大的特點是結構靈活,開發周期較短,適合于實時信號處理,已被廣泛應用于通信、數據采集、圖像處理等諸多領域。 @@ 本文充分利用USB和FPGA的上述優點,設計了一種基于USB2.0技術和FPGA技術相結合的高速數據采集系統。 @@ 首先,對數據采集基本理論及系統相關技術進行了簡單地介紹。 @@ 其次,對以ADC轉換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56,簡稱FX2)為主的數據采集系統進行了硬件設計和分析,并在此設計的基礎上給出相應的原理圖、PCB。硬件設計主要包括FPGA與ADC和FX2之間的接口電路設計以及硬件邏輯設計。 @@ 再次,根據系統需求,對系統軟件部分進行了設計,分三部分:一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序;二是在PC機中的WindowsXP系統下利用GPD編寫USB設備驅動程序;三是充分了解FX2的主要功能特點,并編寫出應用程序。 @@ 最后,對系統的軟硬件進行了調試,給出了調試結果和分析,對出現的問題給出了解決方案。結果表明,系統符合設計要求。 @@關鍵詞:USB2.0;FPGA;SOPC;數據采集;固件;

    標簽: FPGA USB 2.0

    上傳時間: 2013-06-21

    上傳用戶:cath

  • 基于FPGA通信原理實驗系統的研究.rar

    通信與信息技術行業飛速發展,已成為我國支柱產業之一。隨著該行業的迅速發展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源,隨著EDA技術的發展,實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容,加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢,適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點,采用FPGA技術設計出集驗證性和設計性于一體,具備較高的綜合性和系統性的通信原理實驗系統。  本系統提供了一個開放性的硬件、軟件平臺,從培養學生實際動手能力出發,利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容,還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。  本文結合數字通信系統基本模型,把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術,能夠生成非常高的頻率精度,可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器,形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術,具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。  本文首先介紹了通信原理實驗系統的研究現狀和意義;然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容,分別列出各實驗的數字化實現模型;繼而根據各模塊資源需求選取合適FPGA芯片,并給出硬件設計方案;最后,給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確,且功能和技術指標滿足設計要求。 關鍵詞:通信原理,實驗系統,FPGA,DDS,多體制調制解調,全數字COSTAS環,位同步

    標簽: FPGA 通信原理 實驗系統

    上傳時間: 2013-07-07

    上傳用戶:evil

  • TCN多功能車輛通信總線的FPGA設計.rar

    隨著列車自動化控制和現場總線技術的發展,基于分布式控制系統的列車通信網絡技術TCN(IEC-61375)在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB,其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信,MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢,分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC,用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中,在FPGA芯片中主要采用自頂向下的設計方法,RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能,包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上,完成了驅動和上層應用程序,包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性,在設計的硬件平臺基礎上,搭建了MVB通信網絡的最小系統,對網絡進行系統功能測試。測試結果表明:設計方案正確,達到了設計的預期要求。

    標簽: FPGA TCN 多功能

    上傳時間: 2013-08-03

    上傳用戶:bruce5996

  • 基于FPGA的RS255,223編解碼器的高速并行實現.rar

    隨著信息時代的到來,用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經信道傳輸后,到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發錯誤的糾錯能力也很強,被廣泛應用在數字通信、數據存儲系統中,以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理,使編解碼的數據吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現數據的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • 基于FPGA的小型CPU中通信協議的研究及IPCore的開發.rar

    FPGA作為新一代集成電路的出現,引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善,越來越多的用戶與設計公司開始使用FPGA進行系統開發,因此,PFAG的市場需求也越來越高,從而使得FPGA的集成電路板的工藝發展也越來越先進,在如此良性循環下,不久的將來,FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力,因此,本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化,從面向硬件語言的VHDL、VerilogHDL設計語言,到現在面向對象的System Verilog、SystemC設計語言,硬件設計語言開始向高級語言發展。作為一個軟件設計人員,會很容易接受面向對象的語言。現在軟件的設計中,算法處理的瓶頸就是速度的問題,如果采用專用的硬件電路,可以解決這個問題,本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外,在第一章中還介紹了知識產權核心(IP Core)的發展與前景,特別是IP Core中軟核的設計與開發,許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題,而每一種通信方式都有自己的協議規范。在CPU的設計中,由于需要高速的處理速度,因此其內部都是用并行總線進行通信,但是由于集成電路資源的問題,不可能所有的外部設備都要用并行總線進行通信,因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同,因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議,那就是SPI、I2C、UART。除了分別論述了各自的通信原理外,本文還特別介紹了一個小型CPU的內部構造,以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中,由于集成電路本身的特殊性,其開發流程也相對的復雜。本文由于篇幅的問題,只對總的開發流程作了簡要的介紹,并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中,需要注意接口的設計、時序的分析、驗證環境的搭建等,因此,本文以SPI數據通信協議的設計作為一個開發范例,從協議功能的研究到最后的驗證測試,將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中,不僅對協議進行了詳細的功能分析,而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞:FPGA;SPI;I2C;UART;靜態時序分析;驗證環境

    標簽: IPCore FPGA CPU

    上傳時間: 2013-04-24

    上傳用戶:vvbvvb123

  • 高速實時信號處理系統的FPGA軟件設計與實現.rar

    隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高,基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺,把盡可能多的無線及個人通信和信號處理的功能用軟件來實現,從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面,現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高,需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構,其中DSP主要負責完成系統通信和基帶信號處理算法,而FPGA主要完成信號預處理等前端算法,并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素,作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口,包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外,作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力,體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要,作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統,完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制,并利用片內集成的三態以太網MAC硬核模塊,實現了系統與上位PC機之間的以太網通信鏈路。此外,為擴展系統功能,適應未來可能的軟件升級,進一步提高系統的通用性,還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后,作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法,充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞:高速實時信號處理;FPGA;Virtex-5;嵌入式系統;MicroBlaze

    標簽: FPGA 實時信號 處理系統

    上傳時間: 2013-05-17

    上傳用戶:wangchong

  • 基于FPGA的高速串行接口模塊仿真設計.rar

    現代社會信息量爆炸式增長,由于網絡、多媒體等新技術的發展,用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移,以及PCB布線的困難,使得傳輸速率的進一步提升面臨設計的極限;而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢,正迅速取代傳統的并行技術,成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺,在其中的一塊信號處理板上,進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真,當仿真驗證通過之后,重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進行數據的互相傳送,接收和發送的數據相同,證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計,經過回環之后接收到的數據與發送的數據相同,證明了Rocket I/O高速串行接口設計的正確性。

    標簽: FPGA 高速串行 接口模塊

    上傳時間: 2013-04-24

    上傳用戶:戀天使569

主站蜘蛛池模板: 章丘市| 清涧县| 佛冈县| 丰镇市| 桂东县| 礼泉县| 罗田县| 正蓝旗| 宝清县| 洪湖市| 武威市| 贵州省| 和平区| 雅安市| 南投市| 阿图什市| 龙井市| 洛川县| 青田县| 泊头市| 亳州市| 沙雅县| 三河市| 保靖县| 沙雅县| 天气| 夏津县| 永春县| 新野县| 武宣县| 岳池县| 泽普县| 夏邑县| 南陵县| 南木林县| 城固县| 普定县| 三明市| 宜城市| 东乡| 井研县|