做過(guò)板子的人都知道高速電路的難度，這個(gè)多少有些幫助
標(biāo)簽： 高速電路
上傳時(shí)間： 2013-08-28
上傳用戶(hù)：lgd57115700
基于FPGA的高速圖像采集和處理卡 能用于視覺(jué)檢測(cè)系統(tǒng)
標(biāo)簽： FPGA 高速圖像采集 視覺(jué)檢測(cè)
上傳時(shí)間： 2013-08-28
上傳用戶(hù)：Shaikh
PCI是一種高性能的局部總線(xiàn)規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線(xiàn)卡。本文簡(jiǎn)要介紹了PCI總線(xiàn)的特點(diǎn)、信號(hào)與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線(xiàn)接口的設(shè)計(jì)方案。\r\n
標(biāo)簽： FPGA PCI 總線(xiàn)接口 設(shè)計(jì)方案
上傳時(shí)間： 2013-08-30
上傳用戶(hù)：brain kung
提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過(guò)一個(gè)169階的均方根\r\n升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線(xiàn)技術(shù)來(lái)設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：小火車(chē)?yán)怖怖?/p>
差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，差分線(xiàn)大多為電路中最關(guān)鍵的信號(hào)，差分線(xiàn)布線(xiàn)的好壞直接影響到PCB板子信號(hào)質(zhì)量。
標(biāo)簽： Differential Allegro Signal 差分信號(hào)
上傳時(shí)間： 2013-09-04
上傳用戶(hù)：jennyzai
本應(yīng)用筆記將介紹ADI公司高速轉(zhuǎn)換器部門(mén)用來(lái)評(píng)估高速ADC的特征測(cè)試和生產(chǎn)測(cè)試方法。本應(yīng)用筆記僅供參考，不能替代產(chǎn)品數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：zhaiye
高速數(shù)字電路測(cè)試技術(shù)
標(biāo)簽： 高速數(shù)字電路 測(cè)試技術(shù)
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：hakim
ADC需要FFT處理器來(lái)評(píng)估頻譜純度，DAC則不同，利用傳統(tǒng)的模擬頻譜分析儀就能直接 研究它所產(chǎn)生的模擬輸出。DAC評(píng)估的挑戰(zhàn)在于要產(chǎn)生從單音正弦波到復(fù)雜寬帶CDMA信 號(hào)的各種數(shù)字輸入。數(shù)字正弦波可以利用直接數(shù)字頻率合成技術(shù)來(lái)產(chǎn)生，但更復(fù)雜的數(shù)字 信號(hào)則需要利用更精密、更昂貴的字發(fā)生器來(lái)產(chǎn)生。 評(píng)估高速DAC時(shí)，最重要的交流性能指標(biāo)包括：建立時(shí)間、毛刺脈沖面積、失真、無(wú)雜散 動(dòng)態(tài)范圍(SFDR)和信噪比(SNR)。本文首先討論時(shí)域指標(biāo)，然后討論頻域指標(biāo)。
上傳時(shí)間： 2013-10-27
上傳用戶(hù)：Vici
為了滿(mǎn)足現(xiàn)代高速通信中頻率快速轉(zhuǎn)換的需求，基于坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接數(shù)字頻率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）電路設(shè)計(jì)方案。采用MATLAB和Xilinx System Generator開(kāi)發(fā)工具搭建電路的系統(tǒng)模型，通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA，F(xiàn)ield Programmable Gate Array）完成電路的寄存器傳輸級(jí)（RTL，Register Transfer Level）驗(yàn)證，仿真結(jié)果表明電路設(shè)計(jì)具有很高的有效性和可行性。
標(biāo)簽： CORDIC ODDFS 算法 電路設(shè)計(jì)
上傳時(shí)間： 2013-11-09
上傳用戶(hù)：hfnishi
高速數(shù)字電路設(shè)計(jì)，實(shí)用
標(biāo)簽： 高速數(shù)字 電路設(shè)計(jì) 華為
上傳時(shí)間： 2013-10-10
上傳用戶(hù)：kelimu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
