高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
文章分析了雷達高速寬帶數字接收與恢復的現狀，以及制約其發展的關鍵因素，提出基于高速串行器/解串器、FPGA和正交數字上變頻器的高速寬帶數字接收與恢復系統方案。系統以光纖為傳輸媒介，以FPGA為控制核心，正交調試器為信號調制平臺，完成高速數字接收、基帶信號預處理與基帶信號的上變頻等功能。該系統具有誤碼率低、可靠性高的優點。
上傳時間： 2014-12-28
上傳用戶：czl10052678
針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基礎上，提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議，對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化，為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調，完成了數據率為2.5Gbps的點對點高速傳輸，采用發送偽隨機碼測試，系統工作2小時，所測誤碼率小于10-12。
上傳時間： 2014-12-28
上傳用戶：wff
OFDM是無人機高速遙測信道中的主要傳輸技術之一，但是OFDM系統的主要缺陷之一是具有較高的峰均比。文中研究了一種信道糾錯編碼與迭代限幅濾波算法（Repeated Clipping and Filtering，RCF）相結合的峰均比抑制方案。仿真結果表明，RCF算法能夠實現峰均比的有效抑制，卷積編碼和Turbo編碼能夠有效抑制RCF算法產生的限幅噪聲，降低系統誤碼率。
上傳時間： 2013-10-09
上傳用戶：sunshie
為了提高CPU模塊之間的點對點通信速率，通過對以太網控制器MAC的研究，設計出一種點對點高速通信控制器。該控制器是基于媒體無關接口MII和以太網收發器的點對點高速通信控制器。利用VHDL語言編寫該控制器的相關代碼，使用MAXPLUSⅡ對該控制器的數據發送和數據接收進行仿真，并在實驗室樣機上進行實現。仿真結果和實驗結果表明這種點對點高速通信控制器的設計方法是可行的。
上傳時間： 2013-11-09
上傳用戶：zhangxin
本書既可供學生使用也可供專業人員使用。對于高速聯網領域感興趣的專業人員可將本書作為基礎參考書用于自修。作為教材,本書適于高年級本科生和研究生使用。書中討論了許多高深的論題,同時也對需要涉及的基本論題進行了簡要討論。在第1部分、第2部分之后的各部分是相互獨立的。如果將本書作為一門較簡短課程的教材,可以少選幾個部分。而各部分之間的教學次序則可以隨意安排。
上傳時間： 2013-11-23
上傳用戶：xjy441694216
美信公司的高速互連 (第9版本) 資料，主要內容有： 3mm x 3mm串行器支持微型安全攝像機設計 .2吉比特、多端口、LVDS交叉點開關，有效降低系統成本 ...318位、智能型雙向LVDS SerDes，無需CAN或LIN接口 .....4帶有LVDS系統接口的GMSL SerDes，電路板尺寸縮減50% ....5GMSL SerDes提供完備的數字視頻、音頻和控制數據支持 6利用HDCP GMSL SerDes實現安全的數據傳輸 ....7降低汽車導航系統的EMI和成本 ....821位、直流平衡LVDS解串器，可編程擴頻 .....9選型指南 ....10
上傳時間： 2014-12-05
上傳用戶：athjac
采用Xilinx 公司Virtex- II Pro 系列FPGA 內嵌得SERDES 模塊———RocketIO 作為高速串行協議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實現了兩板間基于數據幀的簡單高速串行傳輸, 并在ISE 環境中對整個協議進行了仿真, 當系統頻率為100MHz, 串行速率在2Gbps 時, 在驗證板上用chipscope 抓取的數據表明能夠實現兩板間數據的高速無誤串行傳輸。關鍵詞: RocketIO;高速串行傳輸;SERDES;協議
上傳時間： 2013-10-21
上傳用戶：xy@1314
高速鐵路振動荷載的模擬研究
上傳時間： 2013-11-21
上傳用戶：qq527891923
介紹了一種基于多DSP的并行處理系統設計與實現，以及其在分布式雷達組網航跡融合中的實際應用。重點介紹了該系統由1塊系統主板和4塊TS201處理板卡組成的原理和結構，即系統內主板與處理板卡的板級并行設計、單塊板卡多DSP并行結構的設計、板級間，單塊板卡內傳輸通道的設計。通過具體應用說明，該多DSP并行處理系統充分體現了航跡融合的實時、高速特性，作為硬件處理平臺具備高速、通用的特點。
上傳時間： 2014-09-01
上傳用戶：671145514
