高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-03
上傳用戶：王小奇
文章分析了雷達(dá)高速寬帶數(shù)字接收與恢復(fù)的現(xiàn)狀，以及制約其發(fā)展的關(guān)鍵因素，提出基于高速串行器/解串器、FPGA和正交數(shù)字上變頻器的高速寬帶數(shù)字接收與恢復(fù)系統(tǒng)方案。系統(tǒng)以光纖為傳輸媒介，以FPGA為控制核心，正交調(diào)試器為信號(hào)調(diào)制平臺(tái)，完成高速數(shù)字接收、基帶信號(hào)預(yù)處理與基帶信號(hào)的上變頻等功能。該系統(tǒng)具有誤碼率低、可靠性高的優(yōu)點(diǎn)。
標(biāo)簽： 光纖技術(shù) 雷達(dá) 技術(shù)研究 高速通信
上傳時(shí)間： 2014-12-28
上傳用戶：czl10052678
針對(duì)實(shí)時(shí)型相機(jī)對(duì)系統(tǒng)小型化、通用化及數(shù)據(jù)高速率可靠傳輸?shù)男枨螅闹性谘芯扛咚俅衅?解串器（SerDes）器件TLK2711工作原理的基礎(chǔ)上，提出了高速串行全雙工通信協(xié)議總體設(shè)計(jì)方案。文章以TLK2711為物理層、FPGA為鏈路層設(shè)計(jì)了高速串行全雙工通信協(xié)議，對(duì)協(xié)議的實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述。協(xié)議的在定制中力求做到了最簡(jiǎn)化，為上層用戶提供簡(jiǎn)單的數(shù)據(jù)接口。試驗(yàn)中通過(guò)兩塊電路板的聯(lián)調(diào)，完成了數(shù)據(jù)率為2.5Gbps的點(diǎn)對(duì)點(diǎn)高速傳輸，采用發(fā)送偽隨機(jī)碼測(cè)試，系統(tǒng)工作2小時(shí)，所測(cè)誤碼率小于10-12。
上傳時(shí)間： 2014-12-28
上傳用戶：wff
OFDM是無(wú)人機(jī)高速遙測(cè)信道中的主要傳輸技術(shù)之一，但是OFDM系統(tǒng)的主要缺陷之一是具有較高的峰均比。文中研究了一種信道糾錯(cuò)編碼與迭代限幅濾波算法（Repeated Clipping and Filtering，RCF）相結(jié)合的峰均比抑制方案。仿真結(jié)果表明，RCF算法能夠?qū)崿F(xiàn)峰均比的有效抑制，卷積編碼和Turbo編碼能夠有效抑制RCF算法產(chǎn)生的限幅噪聲，降低系統(tǒng)誤碼率。
標(biāo)簽： OFDM 無(wú)人機(jī) 信道 峰均比
上傳時(shí)間： 2013-10-09
上傳用戶：sunshie
為了提高CPU模塊之間的點(diǎn)對(duì)點(diǎn)通信速率，通過(guò)對(duì)以太網(wǎng)控制器MAC的研究，設(shè)計(jì)出一種點(diǎn)對(duì)點(diǎn)高速通信控制器。該控制器是基于媒體無(wú)關(guān)接口MII和以太網(wǎng)收發(fā)器的點(diǎn)對(duì)點(diǎn)高速通信控制器。利用VHDL語(yǔ)言編寫該控制器的相關(guān)代碼，使用MAXPLUSⅡ?qū)υ摽刂破鞯臄?shù)據(jù)發(fā)送和數(shù)據(jù)接收進(jìn)行仿真，并在實(shí)驗(yàn)室樣機(jī)上進(jìn)行實(shí)現(xiàn)。仿真結(jié)果和實(shí)驗(yàn)結(jié)果表明這種點(diǎn)對(duì)點(diǎn)高速通信控制器的設(shè)計(jì)方法是可行的。
標(biāo)簽： 點(diǎn)對(duì)點(diǎn) 控制器 高速通信
上傳時(shí)間： 2013-11-09
上傳用戶：zhangxin
本書既可供學(xué)生使用也可供專業(yè)人員使用。對(duì)于高速聯(lián)網(wǎng)領(lǐng)域感興趣的專業(yè)人員可將本書作為基礎(chǔ)參考書用于自修。作為教材,本書適于高年級(jí)本科生和研究生使用。書中討論了許多高深的論題,同時(shí)也對(duì)需要涉及的基本論題進(jìn)行了簡(jiǎn)要討論。在第1部分、第2部分之后的各部分是相互獨(dú)立的。如果將本書作為一門較簡(jiǎn)短課程的教材,可以少選幾個(gè)部分。而各部分之間的教學(xué)次序則可以隨意安排。
標(biāo)簽： 高速網(wǎng)絡(luò) 互聯(lián)網(wǎng) 性能 服務(wù)質(zhì)量
上傳時(shí)間： 2013-11-23
上傳用戶：xjy441694216
美信公司的高速互連 (第9版本) 資料，主要內(nèi)容有： 3mm x 3mm串行器支持微型安全攝像機(jī)設(shè)計(jì) .2吉比特、多端口、LVDS交叉點(diǎn)開關(guān)，有效降低系統(tǒng)成本 ...318位、智能型雙向LVDS SerDes，無(wú)需CAN或LIN接口 .....4帶有LVDS系統(tǒng)接口的GMSL SerDes，電路板尺寸縮減50% ....5GMSL SerDes提供完備的數(shù)字視頻、音頻和控制數(shù)據(jù)支持 6利用HDCP GMSL SerDes實(shí)現(xiàn)安全的數(shù)據(jù)傳輸 ....7降低汽車導(dǎo)航系統(tǒng)的EMI和成本 ....821位、直流平衡LVDS解串器，可編程擴(kuò)頻 .....9選型指南 ....10
上傳時(shí)間： 2014-12-05
上傳用戶：athjac
采用Xilinx 公司Virtex- II Pro 系列FPGA 內(nèi)嵌得SERDES 模塊———RocketIO 作為高速串行協(xié)議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實(shí)現(xiàn)了兩板間基于數(shù)據(jù)幀的簡(jiǎn)單高速串行傳輸, 并在ISE 環(huán)境中對(duì)整個(gè)協(xié)議進(jìn)行了仿真, 當(dāng)系統(tǒng)頻率為100MHz, 串行速率在2Gbps 時(shí), 在驗(yàn)證板上用chipscope 抓取的數(shù)據(jù)表明能夠?qū)崿F(xiàn)兩板間數(shù)據(jù)的高速無(wú)誤串行傳輸。關(guān)鍵詞: RocketIO;高速串行傳輸;SERDES;協(xié)議
標(biāo)簽： RocketIO 高速串行 協(xié)議設(shè)計(jì)
上傳時(shí)間： 2013-10-21
上傳用戶：xy@1314
高速鐵路振動(dòng)荷載的模擬研究
上傳時(shí)間： 2013-11-21
上傳用戶：qq527891923
介紹了一種基于多DSP的并行處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，以及其在分布式雷達(dá)組網(wǎng)航跡融合中的實(shí)際應(yīng)用。重點(diǎn)介紹了該系統(tǒng)由1塊系統(tǒng)主板和4塊TS201處理板卡組成的原理和結(jié)構(gòu)，即系統(tǒng)內(nèi)主板與處理板卡的板級(jí)并行設(shè)計(jì)、單塊板卡多DSP并行結(jié)構(gòu)的設(shè)計(jì)、板級(jí)間，單塊板卡內(nèi)傳輸通道的設(shè)計(jì)。通過(guò)具體應(yīng)用說(shuō)明，該多DSP并行處理系統(tǒng)充分體現(xiàn)了航跡融合的實(shí)時(shí)、高速特性，作為硬件處理平臺(tái)具備高速、通用的特點(diǎn)。
標(biāo)簽： DSP 并行處理 系統(tǒng)研究
上傳時(shí)間： 2014-09-01
上傳用戶：671145514
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
