使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
ADS操作影片,教我們?cè)觞Ntuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對(duì)大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶：trepb001
一個(gè)可以計(jì)算分壓電路的源碼。 可透過輸出與輸入電壓，計(jì)算電阻的大小；或透過輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶：hoperingcong
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測(cè)試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶：wxhwjf
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar
標(biāo)簽： ARM PCB 44
上傳時(shí)間： 2013-12-27
上傳用戶：cuiyashuo
SONET 教學(xué)V1.0_方便使用者在學(xué)習(xí)射頻電路模擬上遇到的問題解決方式
標(biāo)簽： SONET 1.0 模 方式
上傳時(shí)間： 2017-01-17
上傳用戶：hasan2015
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
