當(dāng)今電子技術(shù)的發(fā)展日新月異,尤其是深亞微米工藝在IC設(shè)計中的應(yīng)用,使得芯片的集成規(guī)模愈來愈大,速度愈來愈高,從而使得如何處理高速信號問題成為設(shè)計的關(guān)鍵因素之一。隨著電子系統(tǒng)中邏輯和系統(tǒng)時鐘頻率的迅速提高和信號邊沿不斷變陡,印刷電路板(PCB)的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設(shè)計線跡互連和板層的影響可以不考慮;當(dāng)頻率超過50MHz時,互連關(guān)系和板層特性的影響不容忽視,必須對傳輸線效應(yīng)加以考慮,在評定系統(tǒng)性能時也必須考慮印刷電路板板材的電參數(shù)。因此,高速系統(tǒng)的設(shè)計必須面對互連延遲引起的時序問題以及串?dāng)_、傳輸線效應(yīng)等信號完整性(SI)問題。本文主要對互連延遲所引起的時序問題進行探討。
標(biāo)簽:
SDRAM
DSP
信號傳輸
延時
上傳時間:
2013-12-18
上傳用戶:如果你也聽說