隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們在要求設(shè)備性能不斷提升的同時，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過程中，也對各武器裝備都提出了新的要求，特別是針對單兵配備的便攜設(shè)備，對體積、功耗、擴展性的要求更是嚴(yán)格。 在某手持式設(shè)備的開發(fā)項目中，需要設(shè)計一塊接口板，要求實現(xiàn)高達(dá)8個串行口擴展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個手持設(shè)備除了對功能有基本的要求以外，對體積及功耗都提出了極高的要求。針對項目的具體設(shè)計要求，經(jīng)過與傳統(tǒng)設(shè)計方法的比較，決定采用FPGA來實現(xiàn)LPC接口及UART控制器功能。 論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實現(xiàn)。對于各模塊中的關(guān)鍵的功能部分，文中對其實現(xiàn)都進行了詳細(xì)的說明。整個設(shè)計全部采用硬件描述語言(HDL)實現(xiàn)，并且采用了分模塊的設(shè)計風(fēng)格，具有很好的重用性。 為了在硬件平臺上驗證設(shè)計，還實做了FPGA驗證平臺，并用C語言編寫了測試程序。經(jīng)過驗證，該方案完全實現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。 論文通過采用FPGA作為電路設(shè)計的核心，以一種新的數(shù)字電路設(shè)計方法實現(xiàn)電路功能；旨在通過這種方式，不斷提高設(shè)備的性能并拓展設(shè)計者思想。
上傳時間： 2013-04-24
上傳用戶：wlyang
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進行了總結(jié)，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運算速度快,編程方便等優(yōu)點廣泛應(yīng)用與IC設(shè)計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設(shè)計上,針對HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計方法,有效的避免了信號的反射,串?dāng)_等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅(qū)動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：xiaoxiang
圖像采集系統(tǒng)是數(shù)字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉(zhuǎn)化為數(shù)字信號，或者直接從數(shù)字相機中獲取數(shù)字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數(shù)據(jù)存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優(yōu)點。隨著對數(shù)據(jù)傳送速度要求的提高，PCI總線以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點，得到廣泛的應(yīng)用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現(xiàn)與PCI9054的本地接口的信號轉(zhuǎn)換，給出了邏輯實現(xiàn)方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設(shè)計進行了詳細(xì)分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細(xì)的相關(guān)源程序清單。在文章的軟件設(shè)計部分介紹了WinDriver驅(qū)動開發(fā)工具，利用WinDriver工具，在WindowsXP系統(tǒng)下實現(xiàn)設(shè)備的驅(qū)動程序開發(fā)，完成主模式數(shù)據(jù)傳輸和設(shè)備中斷的功能。
上傳時間： 2013-06-09
上傳用戶：
本論文設(shè)計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進行了證明。同時簡述了EDA技術(shù)和FPGA設(shè)計流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現(xiàn)了乘積的運算；另外,在本設(shè)計進行部分積累加時,采用舍取冗余位,主要是根據(jù)設(shè)計時已對系數(shù)進行了放大,而輸出時又要將結(jié)果相應(yīng)的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗證時得到的理想值進行了比較,并對所產(chǎn)生的誤差進行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
上傳時間： 2013-05-24
上傳用戶：qiaoyue
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計時，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機控制器接口則是實現(xiàn)主機設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時候尤其是在監(jiān)控場所，接口控制器在控制數(shù)據(jù)與計算機的傳輸上就起了至關(guān)重要的作用。 論文針對信息技術(shù)的發(fā)展和開發(fā)過程中的實際需要，設(shè)計了一個藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統(tǒng)芯片中，并且整個設(shè)計緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價值。 本設(shè)計采用TOP-DOWN設(shè)計方法，整體上分為UART接口和藍(lán)牙主機控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機控制器接口的實現(xiàn)原理和設(shè)計指標(biāo)要求進行系統(tǒng)設(shè)計，對系統(tǒng)劃分模塊以及各個模塊的信號連接；然后進行模塊設(shè)計，設(shè)計出每個模塊的功能，并用VHDL語言編寫代碼來實現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發(fā)板上對系統(tǒng)進行功能驗證。實現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗證了結(jié)果，表明設(shè)計正確，功能良好，符合設(shè)計要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙
上傳時間： 2013-07-13
上傳用戶：wfl_yy
隨著計算機技術(shù)的突飛猛進以及移動通訊技術(shù)在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對此需求，實現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測量儀器提供良好的采集數(shù)據(jù)。 本文設(shè)計了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對此系統(tǒng)設(shè)計了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進行數(shù)據(jù)的壓縮以及緩沖存儲，最后由DSP調(diào)入數(shù)據(jù)進行數(shù)據(jù)的處理。本文的設(shè)計主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計與調(diào)試，另一部分為采集控制模塊的設(shè)計與仿真。 經(jīng)設(shè)計與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實時地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測量儀器的要求。關(guān)鍵詞：數(shù)據(jù)采集；FPGA；AD9446
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時間： 2013-06-04
上傳用戶：zzy7826
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機等場合。 以往的SDI接口在實現(xiàn)方法上有成本高、靈活性低等缺點，針對這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計方案，并使用SOPC Builder構(gòu)成一個Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實時性強、性價比高的特點。具體研究內(nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動電路、均衡電路、電源電路等硬件電路設(shè)計。 2.采用軟邏輯方法實現(xiàn)SDI接口的傳輸功能，進行了具體的模塊化設(shè)計與仿真。 3.引入Nios II嵌入式軟核處理器對數(shù)據(jù)進行處理，設(shè)計了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發(fā)送和接收電路的共同作用，能夠完成標(biāo)清數(shù)字視頻信號的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號傳輸系統(tǒng)的整體模式和框架。
上傳時間： 2013-07-31
上傳用戶：zttztt2005
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當(dāng)今最流行的計算機局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計了內(nèi)部控制邏輯，并進行了相關(guān)的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。
上傳時間： 2013-07-24
上傳用戶：ca05991270
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
