在工業(yè)領(lǐng)域中，經(jīng)常需要在產(chǎn)品表面留下永久性的標(biāo)識，通常作為便于今后追蹤的商標(biāo)、流水號、日期等等。特別在機(jī)械行業(yè)對零部件的管理，在市場上需要對其進(jìn)行識別和質(zhì)量跟蹤。機(jī)械行業(yè)在零部件上的標(biāo)記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標(biāo)記打印能夠?yàn)槠髽I(yè)提供產(chǎn)品的可追溯性，更好的貫徹IS09000標(biāo)準(zhǔn)。 由于傳統(tǒng)的標(biāo)記打印在打印效率、美觀以及防偽等方面存在問題，不適應(yīng)現(xiàn)代化大生產(chǎn)要求，而激光打印技術(shù)雖然較好的克服了傳統(tǒng)工藝的許多缺點(diǎn)，但激光器在惡劣的生成現(xiàn)場缺乏長期穩(wěn)定性的工作特點(diǎn)的制約，不能完全滿足生產(chǎn)實(shí)際的需要。為了彌補(bǔ)上述不足，適應(yīng)大批量生產(chǎn)發(fā)展需要，氣動標(biāo)記打印技術(shù)成為一種較好的選擇。 本課題在分析了現(xiàn)在市場上存在氣動標(biāo)記刻印系統(tǒng)的優(yōu)缺點(diǎn)后，針對現(xiàn)有的標(biāo)記打印機(jī)打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點(diǎn)，設(shè)計(jì)了一套新的控制方案，使用FPGA作為核心控制器，配合PC機(jī)標(biāo)記打印軟件工作，代替以往PC或單片機(jī)的控制。該方案充分利用了FPGA可以高速并行工作的特點(diǎn)，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進(jìn)行。 本文描述了從總體方案設(shè)計(jì)到一些關(guān)鍵模塊的設(shè)計(jì)思路和設(shè)計(jì)細(xì)節(jié)。根據(jù)設(shè)計(jì)要求，總體方案中提出了整個控制系統(tǒng)的劃分和關(guān)鍵設(shè)計(jì)指標(biāo)上的考慮。在硬件設(shè)計(jì)方面完成硬件電路設(shè)計(jì)，包括接口電路設(shè)計(jì)和抗干擾設(shè)計(jì)；在設(shè)計(jì)FPGA控制器時，采用了優(yōu)化后的比較積分直線插補(bǔ)算法使得輸出的插補(bǔ)脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標(biāo)記系統(tǒng)軟件，采用了多線程技術(shù)和TTF矢量字庫等技術(shù)。 整套標(biāo)記打印系統(tǒng)經(jīng)過較長時間的運(yùn)行調(diào)試，表現(xiàn)穩(wěn)定，現(xiàn)已經(jīng)試用性投放市場．從生產(chǎn)廠家重慶恒偉精密機(jī)械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達(dá)到設(shè)計(jì)指標(biāo)，能夠在256細(xì)分下驅(qū)動電機(jī)平穩(wěn)快速運(yùn)動，打印精度高，達(dá)到市場領(lǐng)先水平，并且得到客戶充分的肯定。
標(biāo)簽： 工業(yè) 標(biāo)記 控制系統(tǒng)
上傳時間： 2013-06-21
上傳用戶：rishian
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進(jìn)行修正。 在存儲器設(shè)計(jì)上，采用FPGA片內(nèi)存儲器?？筛鶕?jù)系統(tǒng)需要隨時進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2013-06-09
上傳用戶：lh25584
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價格優(yōu)勢，在設(shè)計(jì)高速實(shí)時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實(shí)時數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。
標(biāo)簽： 高速實(shí)時數(shù) 采集系統(tǒng)
上傳時間： 2013-06-24
上傳用戶：lansedeyuntkn
隨著計(jì)算機(jī)技術(shù)的突飛猛進(jìn)以及移動通訊技術(shù)在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對此需求，實(shí)現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測量儀器提供良好的采集數(shù)據(jù)。 本文設(shè)計(jì)了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對此系統(tǒng)設(shè)計(jì)了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲，最后由DSP調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。本文的設(shè)計(jì)主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)與調(diào)試，另一部分為采集控制模塊的設(shè)計(jì)與仿真。 經(jīng)設(shè)計(jì)與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實(shí)時地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測量儀器的要求。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時間： 2013-05-24
上傳用戶：chuckbassboy
·作者：耿德根 宋建國 馬潮 葉勇建 出版社：北京航空航天大學(xué)出版社圖書簡介：本書詳細(xì)介紹ATMEL公司開發(fā)的AVR高速嵌入式單片機(jī)的結(jié)構(gòu)；講述AVR單片機(jī)的開發(fā)工具和集成開發(fā)環(huán)境（IDE）,包括avr Studio調(diào)試工具、AVR單片機(jī)匯編器和單片機(jī)串行下載編程；學(xué)習(xí)指令系統(tǒng)時,每條指令均有實(shí)例,邊學(xué)習(xí)邊調(diào)試,使學(xué)習(xí)者看得見指令流向及操作結(jié)果,真正理解每條指令的功能及使用注意事項(xiàng)；介紹AVR系列多
上傳時間： 2013-07-17
上傳用戶：569342831
高速數(shù)字設(shè)計(jì)及信號完整性分析是從事硬件設(shè)計(jì)必讀之物。
標(biāo)簽： 高速數(shù)字
上傳時間： 2013-05-26
上傳用戶：熊少鋒
TJA1042 高速CAN收發(fā)器產(chǎn)品數(shù)據(jù)手冊(中)
標(biāo)簽： 1042 TJA CAN 收發(fā)器
上傳時間： 2013-06-16
上傳用戶：debuchangshi
·摘 要:討論了直線步進(jìn)電機(jī)的高速運(yùn)行特性，著重分析了它們的極限起動速率和極限停止速率，以及極限連續(xù)運(yùn)行頻率和極限力速特性，給出了極限起動頻率的估算方法。
標(biāo)簽： 直線步進(jìn)電機(jī)
上傳時間： 2013-06-03
上傳用戶：fudong911
本文檔是華為的內(nèi)部培訓(xùn)教材，關(guān)于高速數(shù)字電路的設(shè)計(jì)。
標(biāo)簽： 華為 高速數(shù)字 電路設(shè)計(jì)
上傳時間： 2013-08-06
上傳用戶：ccsdebug
很好的高速電路設(shè)計(jì)實(shí)踐經(jīng)驗(yàn)，是專家無私的奉獻(xiàn)。好的話請給評價，謝謝。
上傳時間： 2013-05-17
上傳用戶：jxfzjh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
