采用Xilinx 公司Virtex- II Pro 系列FPGA 內(nèi)嵌得SERDES 模塊———RocketIO 作為高速串行協(xié)議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實現(xiàn)了兩板間基于數(shù)據(jù)幀的簡單高速串行傳輸, 并在ISE 環(huán)境中對整個協(xié)議進(jìn)行了仿真, 當(dāng)系統(tǒng)頻率為100MHz, 串行速率在2Gbps 時, 在驗證板上用chipscope 抓取的數(shù)據(jù)表明能夠?qū)崿F(xiàn)兩板間數(shù)據(jù)的高速無誤串行傳輸。關(guān)鍵詞: RocketIO;高速串行傳輸;SERDES;協(xié)議
標(biāo)簽：
RocketIO
高速串行
協(xié)議設(shè)計
上傳時間：
2013-10-21
上傳用戶：xy@1314
