<bdo id="mgikw"></bdo>
主要功能:1、將串口通訊協議存儲為一個通訊文件，可是隨時將存儲通訊協議文件調入計算機運行與下位機通訊可以實現通訊對話，供下位機工程師參考使用，其主要的通訊協議本程序把它們分成四種情況。以下說明：1）下位機直接發送數據，上位機只接收不回應數據。2）下位機直接發送數據，上位機接收并回應數據。3）上位機直接發送數據，下位機只接收不回應數據。4）上位機直接發送數據，下位機接收并回應數據。下位機工程師完全可以利用這個功能單獨的并且很方便的調試與上位機通訊程序，更改雙方的通訊協議，不再需要上位機工程師的配合。windwos標準操作，使用方便。2、可以監聽活動串口的數據，將監聽到的數據顯示到數據顯示區里面，可以保存。也可以將原先保存的文件數據讀進來，以供分析。數據可以按照十六進制和ascii碼顯示出來。3、自動識別串口設置，當不知道對方設備的通訊串口設置時，可以利用該功能讓此程序自動識別，當然前提是對方設備必須是一直在發數據，整個識別過程大概需要二分鐘。4、可以通過該程序，利用串口將文件發送到另一個計算機上。另一個計算機通過接收文件接收所發出的文件。
上傳時間： 2013-11-11
上傳用戶：semi1981
串口精靈源代碼
上傳時間： 2013-10-21
上傳用戶：hanwu
旺玖USB轉串口控制芯片PL-2313資料
上傳時間： 2014-01-25
上傳用戶：zhuimenghuadie
DSP 在與多個外設進行通信時，通常需要對DSP 的串口進行擴展。本文詳細介紹了利用TL16C554 芯片對TMS320VC33 DSP 芯片進行串口擴展
上傳時間： 2013-10-29
上傳用戶：咔樂塢
經過測試的RS232和PC機通訊的串口通訊程序
上傳時間： 2014-12-28
上傳用戶：1037540470
基于Actel FPGA 的多串口擴展設計采用了Actel 公司高集成度，小體積，低功耗，低系統成本，高安全性和可靠性的小容量FPGA—A3P030 進行設計，把若干接口電路的功能集成到A3P030 中，實現了三路以上的串口擴展。該設計靈活性高，可根據需求靈活實現并行總線擴展三路UART 或者SPI 擴展三路UART，波特率可以靈活設置。
上傳時間： 2013-10-18
上傳用戶：JIEWENYU
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。
上傳時間： 2013-11-22
上傳用戶：lingzhichao
采用Xlinx公司的Virtex5系列FPGA設計了一個用于多種高速串行協議的數據交換模塊,并解決了該模塊實現中的關鍵問題.該交換模塊實現4X模式RapidIO協議與4X模式PCI Express協議之間的數據交換,以及自定義光纖協議與4X模式PCI Express協議之間的數據交換,實現了單字讀寫以及DMA操作,并提供高速穩定的傳輸帶寬.
上傳時間： 2013-10-12
上傳用戶：rnsfing
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
<dl id="wwq2s"></dl>