該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計與實現(xiàn).信源解碼板是整個碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標(biāo)準(zhǔn)MPEG-2和AC-3以及整個碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實現(xiàn)HDTV信源解碼板的設(shè)計方案.論文詳細(xì)分析了各個功能模塊的具體設(shè)計方法以及實現(xiàn)時應(yīng)注意的問題.目前該課題已經(jīng)成功結(jié)題,各項技術(shù)指標(biāo)完全符合合作單位的要求.該論文的第二部分主要是進(jìn)行基于FPGA的顯示器測試信號發(fā)生器的研究與開發(fā).在對測試信號發(fā)生器所需產(chǎn)生的13種測試圖案和所要適應(yīng)的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發(fā)生器的設(shè)計方案.該論文詳細(xì)討論了FPGA設(shè)計中各個功能模塊的劃分和設(shè)計實現(xiàn)方法,并介紹了對FLEX10K50進(jìn)行配置的方法.
標(biāo)簽： HDTV FPGA 碼流 發(fā)生器
上傳時間： 2013-04-24
上傳用戶：yoleeson
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點。本文研究的是一種基于DDS/FPGA的多波形信號源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴(yán)重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對DDS輸出信號譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號源的開發(fā)。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設(shè)計可以很方便地應(yīng)用各種抑制雜散信號的方法來提高輸出信號的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點，本文設(shè)計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設(shè)計的信號源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
上傳時間： 2013-07-27
上傳用戶：sc965382896
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法?；谏删仃嚨木幋a算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現(xiàn)簡單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實現(xiàn)的復(fù)雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點，結(jié)合RU算法，提出了一種新編碼器的設(shè)計方案。 基于二次擴展的QC-LDPC碼構(gòu)造方法，是通過對母矩陣先后進(jìn)行亂序擴展（Pex，Permutation Expansion）和循環(huán)移位擴展（CSEx，Cyclic Shift Expansion）實現(xiàn)的。在此基礎(chǔ)上，為了實現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構(gòu)造方法的特點在于，固定循環(huán)移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結(jié)構(gòu)得以精簡；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實現(xiàn)；（偽）隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實現(xiàn)復(fù)雜度近似與碼長成正比?？紤]到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結(jié)構(gòu)，由原先RU算法的6級降低為4級；為了縮短編碼延時，設(shè)計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實際應(yīng)用中具有很高的價值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展?？鐚勇?lián)合編碼的構(gòu)造方法，及其對應(yīng)的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
信號發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號發(fā)生器，對于促進(jìn)我國航空、航天、國防以及工業(yè)自動化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機碼的設(shè)計與實現(xiàn)為中心，對擴頻通信的基本理論、信號源的結(jié)構(gòu)、載波調(diào)制等問題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實現(xiàn)方案。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統(tǒng)的擴頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴頻碼。分別給出并分析了相應(yīng)的FPGA硬件實現(xiàn)電路。 對于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實現(xiàn)。最后給出具體設(shè)計實現(xiàn)了的信號發(fā)生器的輸出波形。經(jīng)實驗室測試，設(shè)計的信號發(fā)生器滿足要求，且結(jié)構(gòu)簡單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
上傳時間： 2013-04-24
上傳用戶：qweqweqwe
有源濾波器實際上是一種具有特定頻率響應(yīng)的放大器。它是在運算放大器的基礎(chǔ)上增加一些R、C等無源元件而構(gòu)成的。 通常有源濾波器分為： 低通濾波器（LPF） 高通濾波器（HPF） 帶通濾波器（BPF） 帶阻濾波器（BEF） 它們的幅度頻率特性曲線如圖13.01所示。
上傳時間： 2013-06-25
上傳用戶：hxy200501
·C#設(shè)計高精度語音識別程序（源碼為英文版，注解也為英文版）文件列表: dmetaphone_demo.zip dmetaphone_src.zip
上傳時間： 2013-07-21
上傳用戶：hsj3927
附錄 光盤說明\r\n本書附贈的光盤包括各章節(jié)實例的設(shè)計工程與源碼，所有工程在下列軟件環(huán)境下運行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實例名稱的對應(yīng)關(guān)系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡單例子的代碼 \r\n拷貝到MATLAB命令窗口進(jìn)行運行，也可以把
上傳時間： 2013-08-11
上傳用戶：ecooo
基于FPGA的交通燈的設(shè)計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時間： 2013-08-18
上傳用戶：BOBOniu
提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實現(xiàn)方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實現(xiàn)方法
上傳時間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
CPLD源碼 達(dá)芬奇開發(fā)套件 很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)
標(biāo)簽： CPLD 源碼 開發(fā)套件 達(dá)芬奇
上傳時間： 2013-09-01
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
