隨著自動化技術的發展和城市化進程的加快，照明用電占人類總發電量的比重也越來越大，對電子鎮流器的要求也越來越高，即功率因數高低的要求更加明確，功率因數高低已成為綜合衡量整流設備的一個重要指標。 本次課題采用功率因數控制芯片UC3854為核心，設計了一種較寬電壓輸入范圍、固定電壓輸出的250W的AC/DC變換器。對該變換器所用的有源功率因數校正（APFC）系統與UC3854芯片的原理和結構做了詳細的分析與討論，介紹了UC3854的管腳排列及功能。所設計的以UC3854為核心的有源功率因數校正器能在90V～220V的寬電壓輸入范圍內得到穩定的380V直流電壓輸出，并使功率因數達到0.99以上。 MATLAB強大的信號分析處理能力對高效地設計APFC系統及整定各個環節的參數帶來了極大便利。本文同時也采用MATLAB設計實現了一個有源功率因數校正器的仿真，用SIMULINK已有模塊模擬了UC3854的控制過程，給出了仿真電路和波形。 本文創新性的將系統工程引入APFC電路中，將系統工程中的建模分析和狀態空間法應用到此次設計的系統中，使得此次工程設計提升到了抽象的數學概念上。用數學模型可以表達出主電路的工作原理，從狀態空間法中找出了改變系統動態性能的相應參數，為此類電路的設計提供了理論依據。
上傳時間： 2013-05-24
上傳用戶：15736969615
隨著電力電子技術的發展，對大功率、高性能的開關電源要求也越來越高。功率因數校正(PFC)技術是當前電力電子技術研究的熱點問題。大多數電力電子裝置通過整流器與電網接口，而傳統的二極管或晶閘管整流裝置會產生大量的諧波電流，對電網造成污染。許多國家和國際組織相繼制定了一系列限制用電設備諧波的標準。有源功率因數校正技術能夠有效的消除整流裝置的諧波，因此具有廣泛的應用前景。 本文首先分析了開關電源的發展現狀及發展要求，詳細地闡述了開關電源的基本構成和基本組態。然后研究了ZVT-Boost軟開關PFC電路的基本結構、基本工作原理及軟開關實現原理，在此基礎上確定了主電路結構，并制定了控制系統方案。 鑒于功率要求，本文采用兩級PFC電路。因此對常見的DC-DC變換器的拓撲結構、原理特性進行分析。并針對各自的變換器建立了簡化模型，基于所建立的模型分析了變換器的特性，列出各變換器的優缺點及在設計開關電源時的選用原則。最后，對所設計的系統進行了仿真分析。 本文根據用戶的要求研究設計了一種大功率高性能開關電源。該開關電源分為前級和后級，前級為采用BOOST結構的單相有源功率因數校正電路，后級為采用移相控制軟開關技術的全橋變換器。最后研制出了實驗樣機，并給出了實驗樣機的功率因數校正電路和移相全橋軟開關變換電路的實驗波形。
上傳時間： 2013-04-24
上傳用戶：朗朗乾坤
本課題為電流型高電壓隔離電源，它是基于交流電流母線的分布式系統，能夠整定短路電流，適應高電壓工作環境的隔離電源。本論文介紹了該課題的應用場合，簡要介紹了分布式系統的種類及各自優勢，以及已有的電流型副邊穩壓電路相關的研究成果，并在此基礎上提出了本課題的研究目標。 本篇論文主要針對課題方案的三個方面進行論述，分別闡述如下： 一，母線電流產生系統與電流型副邊開關電路的匹配問題，包括各部分電路的功能介紹、電流型副邊開關電路的小信號等效電路的建模、高電壓隔離變壓器及磁元件的選擇； 二，模塊體積小型化有利于高壓部件的設計安裝和EMS防護。為了省去體積較大的輔助電源部分，本課題采用了副邊電路自供電的方式。在低壓自供電方式下，利用比較器、TLA31等器件產生多路同步三角波以及開關驅動PWM脈沖。對自供電方式下的三角波振蕩器進行比較，并對三角波振蕩器電路模塊進行了建模以及系統反饋補償； 三，在本方案中實現了電流源拓撲的同步整流技術，利用PMOS管替代續流二極管，減小了電路的損耗、散熱器的使用以及模塊的體積。 本篇論文對本課題設計的核心部分進行了比較詳細的介紹和分析，具體的參數計算方法也一一列出。最終，論文以研究目標為方向，通過一系列的改進措施，基本實現了課題要求。
上傳時間： 2013-06-24
上傳用戶：wmwai1314
工業領域中需要大量的AC/DC整流電源。隨著現代電力電子技術的不斷發展，人們曰益意識到低功率因數整流系統造成了諧波污染和電網公害。因此消除電網諧波污染，提高功率因數，成為整流系統的發展趨勢。由于中大功率的電力電子設備在電網中占很大的比重，因此高功率因數的三相整流器的研究已成為當今國內外研究的一大熱點。 隨著數字控制技術的不斷發展，越來越多的控制策略通過數字信號處理器(DSP)得以實現。數字控制的特有優點：簡化硬件電路，克服了模擬電路中參數溫度漂移的問題，控制靈活且易實現先進控制等，使得所設計的電源產品不僅性能可靠，且易于大批量生產，從而降低了開發周期。因此，數字化控制電源已成為當今于開關電源產品設計的潮流。 本文首先給出了幾種常見的三相功率因數校正方案，并對其進行了比較和分析，在前面的基礎上提出了：三相三開關三電平拓撲結構和雙閉環控制的策略結合的三相PFC系統。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應用，首先介紹目前DSP芯片的發展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內部資源和該芯片數字式PWM信號產生的原基于DSP的三相有源功率因數校正研究與設計理的分析，提出了三相PFC的數字化解決方案。在第四章中介紹了基于DSP數字控制的PFC的總體設計方案，電路所采用的是基于平均電流方案的雙閉環控制策略。內環通過瞬時值控制獲得快速的動態性能，保證輸出畸變率較低，外環使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應用仿真軟件MATLAB中的SIMULINK對系統進行仿真，驗證控制策略的可行性，并有助于系統主電路和控制電路的設計。對于三相變換器這種復雜的非線性系統，需要模擬、數字信號混合仿真，仿真比較難以實現。一是因為模型難以建立二是即使建立起一個模型，由于電路復雜，仿真軟件也未必能保證其收斂性。所以經過簡化，利用MATLAB中的SIMULINK構建了變換器的電壓模型，用于驗證設計方法和設計參數的正確性。
上傳時間： 2013-05-31
上傳用戶：wengtianzhu
針對常用電流模式的升壓轉換器結構，提出了一種高精度電流檢測電路。該電路在保證響應速度的 前提下，通過增加電路環路增益，降低誤差源等方法，提高檢測電路的電流檢測精度。與其他結構電路相 比，有結構簡單，響應速度快，電流檢測精度高的優點。基于Chartered 的0.35μm 的3.3 V/13.5 V CMOS 工 藝，使用Spectre 仿真器，對該電路進行了仿真與驗證。結果證明，在輸入電壓為2.5 V～5.5 V,電感電流為 100 mA～500 mA，工作頻率為1 MHz 的情況下，能夠正常穩定工作，并且電流精度高達93％。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
直接數字合成(DDS)技術采用全數字的合成方法，所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。本文研究的是一種基于DDS/FPGA的多波形信號源系統，其中，DDS技術是其核心技術。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術可以合成任意波形。但因其數字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質的關鍵。 本文在研究各種抑制DDS雜散技術的基礎上，提出了中和加擾技術，這可以在很大程度上減小雜散對DDS輸出信號譜質的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數據處理能力十分適合應用于DDS多波形信號源的開發。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設計可以很方便地應用各種抑制雜散信號的方法來提高輸出信號的譜質。 結合高速DDS技術和FPGA兩者的優點，本文設計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設計的信號源可以適應多種不同的工作環境，給工作帶了方便。
上傳時間： 2013-07-27
上傳用戶：sc965382896
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
信號發生器是控制系統的重要組成部分。研制出較高精度、可靠性、可調參數的數字量信號發生器，對于促進我國航空、航天、國防以及工業自動化等領域的發展均有重要意義。本文以直接頻率合成和偽隨機碼的設計與實現為中心，對擴頻通信的基本理論、信號源的結構、載波調制等問題進行了深入的分析和研究，并給出了模塊的硬件實現方案。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。論文介紹了FPGA技術的發展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數字式頻率合成原理(DDS)實現低相位噪聲、高分辨率、高精度和高穩定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統的擴頻碼序列，并選取了符合本系統使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現電路。 對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現。最后給出具體設計實現了的信號發生器的輸出波形。經實驗室測試，設計的信號發生器滿足要求，且結構簡單、工作可靠、重量輕、體積小，具有良好的應用前景。
上傳時間： 2013-04-24
上傳用戶：qweqweqwe
有源濾波器實際上是一種具有特定頻率響應的放大器。它是在運算放大器的基礎上增加一些R、C等無源元件而構成的。 通常有源濾波器分為： 低通濾波器（LPF） 高通濾波器（HPF） 帶通濾波器（BPF） 帶阻濾波器（BEF） 它們的幅度頻率特性曲線如圖13.01所示。
上傳時間： 2013-06-25
上傳用戶：hxy200501
