許多電信和計(jì)算應(yīng)用都需要一個(gè)能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉(zhuǎn)換器。高輸出功率同步控制器 LT3740 就是這些應(yīng)用的理想選擇，該器件能把 2.2V 至 22V 的輸入電源轉(zhuǎn)換為低至 0.8V 的輸出，並提供 2A 至 20A 的負(fù)載電流。其應(yīng)用包括分布式電源繫統(tǒng)、負(fù)載點(diǎn)調(diào)節(jié)和邏輯電源轉(zhuǎn)換。
上傳時(shí)間： 2013-12-30
上傳用戶(hù)：arnold
LTM®4616 是一款雙路輸入、雙路輸出 DC/DC μModule™ 穩(wěn)壓器，采用 15mm x 15mm x 2.8mm LGA 表面貼裝型封裝。由於開(kāi)關(guān)控制器、MOSFET、電感器和其他支持元件均被集成在纖巧型封裝之內(nèi)，因此只需少量的外部元件。
標(biāo)簽： uModule DCDC 16A 雙通道
上傳時(shí)間： 2013-10-27
上傳用戶(hù)：頂?shù)弥?/p>
在越來(lái)越多的短時(shí)間能量存貯應(yīng)用以及那些需要間歇式高能量脈衝的應(yīng)用中，超級(jí)電容器找到了自己的用武之地。電源故障保護(hù)電路便是此類(lèi)應(yīng)用之一，在該電路中，如果主電源發(fā)生短時(shí)間故障，則接入一個(gè)後備電源，用於給負(fù)載供電
標(biāo)簽： 電源故障保護(hù) 后備電池 超級(jí)電容器
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：lansedeyuntkn
在汽車(chē)、工業(yè)和電信行業(yè)的設(shè)計(jì)師當(dāng)中，使用高功率升壓型轉(zhuǎn)換器的現(xiàn)像正變得越來(lái)越普遍。當(dāng)需要 300W 或更高的功率時(shí)，必須在功率器件中實(shí)現(xiàn)高效率 (低功率損耗)，以免除增設(shè)龐大散熱器和采用強(qiáng)迫通風(fēng)冷卻的需要
標(biāo)簽： 348W 升壓型轉(zhuǎn)換器 功率 散熱器
上傳時(shí)間： 2014-12-01
上傳用戶(hù)：lhc9102
基于LabVIEW的高精度電流源設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： LabVIEW 高精度 電流源設(shè)計(jì)
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：cuiyashuo
基于ATmega64的智能路燈節(jié)電器
標(biāo)簽： ATmega 64 智能路燈 節(jié)電器
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：wab1981
利用RC高通電路的思想，針對(duì)LDO提出了一種新的瞬態(tài)增強(qiáng)電路結(jié)構(gòu)。該電路設(shè)計(jì)有效地加快了LDO的瞬態(tài)響應(yīng)速度，而且瞬態(tài)增強(qiáng)電路工作的過(guò)程中，系統(tǒng)的功耗并沒(méi)有增加。此LDO芯片設(shè)計(jì)采用SMIC公司的0.18 μm CMOS混合信號(hào)工藝。仿真結(jié)果表明：整個(gè)LDO是靜態(tài)電流為3.2 μA；相位裕度保持在90.19°以上；在電源電壓為1.8 V，輸出電壓為1.3 V的情況下，當(dāng)負(fù)載電流在10 ns內(nèi)由100 mA降到50 mA時(shí)，其建立時(shí)間由原來(lái)的和28 μs減少到8 μs；而在負(fù)載電流為100 mA的條件下，電源電壓在10 ns內(nèi)，由1.8 V跳變到2.3 V時(shí)，輸出電壓的建立時(shí)間由47 μs降低為15 μs。
標(biāo)簽： LDO 無(wú)片外電容 瞬態(tài) 電路設(shè)計(jì)
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：niumeng16
介紹一種高電源抑制比帶隙基準(zhǔn)電路的設(shè)計(jì)與驗(yàn)證
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電路設(shè)計(jì)
上傳時(shí)間： 2013-10-08
上傳用戶(hù)：642778338
基于SMIC0.35 μm的CMOS工藝，設(shè)計(jì)了一種高電源抑制比，同時(shí)可在全工藝角下的得到低溫漂的帶隙基準(zhǔn)電路。首先采用一個(gè)具有高電源抑制比的基準(zhǔn)電壓，通過(guò)電壓放大器放大得到穩(wěn)定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關(guān)鍵電阻設(shè)置為可調(diào)電阻，從而可以改變正溫度電壓的系數(shù)，以適應(yīng)不同工藝下負(fù)溫度系數(shù)的變化，最終得到在全工藝角下低溫漂的基準(zhǔn)電壓。Cadence virtuoso仿真表明：在27 ℃下，10 Hz時(shí)電源抑制比（PSRR）-109 dB，10 kHz時(shí)（PSRR）達(dá)到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內(nèi)的不同工藝角下，溫度系數(shù)均可達(dá)到5.6×10-6 V/℃以下。
標(biāo)簽： CMOS 高電源抑制 工藝 基準(zhǔn)電壓源
上傳時(shí)間： 2014-12-03
上傳用戶(hù)：88mao
CMOS 邏輯系統(tǒng)的功耗主要與時(shí)脈頻率、系統(tǒng)內(nèi)各閘極輸入電容及電源電壓有關(guān)，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運(yùn)作速度，因此系統(tǒng)時(shí)脈頻率可升高至 Ghz 範(fàn)圍。
上傳時(shí)間： 2013-10-14
上傳用戶(hù)：immanuel2006
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
