數字射頻存儲器(Digital Radio FreqlJencyr:Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力,已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術,DRFM由于具有處理這些相干波形的能力,被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前,國內外對DRFM技術的研究還處于起步階段,DRFM部件在采樣率、采樣精度及存儲容量等方面,還不能滿足現代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理,在現有的研究基礎上提出了一種便于工程實現的設計方法,給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位,具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波,用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器,采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片,從而大大降低了系統的功耗,提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真,仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比,具有更高的性能指標和優越性。
上傳時間: 2013-06-01
上傳用戶:lanwei
摘要院提出了一種采用IPM大功率模塊實現的高分辨率調壓電源的設計方法。該方法采用粗堯細調節的方式實現了高分辨率的電壓調節。重點介紹了逆變方式下粗細調節部分相位一致問題,驗結果表明這種方法切實可行。
上傳時間: 2013-07-01
上傳用戶:linlin
研制發射微小衛星,是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展,主要取決于微小衛星自身的一系列特點:重量輕,體積小,成本低,性能高,安全可靠,發射方便、快捷靈活等。在衛星通信系統中,由于傳輸信道的多徑和各種噪聲的影響,信號在接收端會引起差錯,通過信道編碼環節,可對這些不可避免的差錯進行檢測和糾正。 在微小衛星通信鏈路中,信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼,即內碼為(2,1,6)的卷積碼,外碼為(255,223)的RS碼,中間進行交織操作。其中,里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼,是分組碼中糾錯能力最強的糾錯碼,一次可以糾正多個突發錯誤,廣泛地用于空間通信中。 本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求,在用SystemView和C語言仿真的基礎上,用硬件描述語言Verilog設計了RS(255,223)編碼器和譯碼器,使用Modelsim軟件進行了功能仿真,并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線,最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中,完成了電路的設計并實現了編碼譯碼的功能,表明本文設計的信道編解碼器的正確性和實用性,滿足了微小衛星通信分系統的技術要求。
上傳時間: 2013-08-01
上傳用戶:lili123
多路電壓采集系統一、實驗目的1.熟悉可編程芯片ADC0809,8253的工作過程,掌握它們的編程方法。2.加深對所學知識的理解并學會應用所學的知識,達到在應用中掌握知識的
上傳時間: 2013-06-30
上傳用戶:cursor
隨著科學技術水平的不斷提高,在科研和生產過程中為了更加真實的反映被測對象的性質,對測試系統的性能要求越來越高。傳統的測試裝置,由于傳輸速度低或安裝不便等問題已不能滿足科研和生產的實際需要。USB技術的出現很好的解決了上述問題。USB總線具有支持即插即用、易于擴展、傳輸速率高(USB2.0協議下為480Mbps)等優點,已逐漸得到廣泛的應用。 本課題研究并設計了一套基于USB2.0的數據采集系統。論文首先詳細介紹了USB總線協議,然后從系統的總體結構、硬件電路、軟件程序以及系統性能檢測等幾個方面,詳細闡述了系統的設計思想和實現方案。系統采用雙12位A/D轉換器,提供兩條模擬信號通道,可以同時采集雙路信號,最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細介紹了其在SlaveFIFO接口模式下的電路設計和程序設計。系統應用FPGA芯片作系統的核心控制,控制系統的數據采集和與USB接口芯片的數據交換,并產生其中的邏輯控制信號和時序信號。同時應用FPGA芯片作系統的核心控制可提高了系統穩定性、減小設備的體積。系統的軟件設計,主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應用程序及其驅動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發平臺,雖然增加了復雜程度,但是軟件執行效率及重用性均得到提高。 最后,應用基于USB2.0的數據采集系統測試標準信號及電木的導熱系數,以驗證測試系統的可靠信與準確性。
上傳時間: 2013-04-24
上傳用戶:鳳臨西北
本文分析了當代高精度地震勘探數據采集系統的發展現狀,研究了數據采集的A/D方法及理論、現場可編程門陣列(Field Programmable GateArray,FPGA)技術的發展及原理,串口通信的原理及實現。在此基礎上,探討了采用FPGA控制24位△∑模數轉換器來實現高精度地震勘探數據采集系統的實現思路,對探測傳感器或檢波器后端數據采集系統的信號A/D轉換、FPGA與外部接口設計、串口數據通信做了詳細的研究,尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發和設計,整個接口控制模塊采用VHDL語言編寫,并同時將ROM、FIFO等數字邏輯模塊一起集成到一片FPGA芯片當中,并在Quartus Ⅱ6.0的開發平臺上通過了軟件仿真,時序仿真結果達到了系統要求。
上傳時間: 2013-05-21
上傳用戶:yuele0123
隨著信號處理技術的進步和電子技術的發展,雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出,促使雷達偵察接收機朝大帶寬、全截獲方向發展,現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現,為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點,在前人研究基礎上,從算法和硬件實現兩方面,對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新,主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術,大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法,并將該算法在FPGA中進行了硬件實現,設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案,并將其在FPGA芯片中進行了硬件實現,設計能夠在一個時鐘周期內完成32點并行FFT運算,滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案,通過改變FIFO長度改變自相關運算點數,實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷,降低了虛警概率,提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上,提出采用三路并行檢測,每路采用不同的相關點數和檢測門限,再綜合考慮三路檢測結果,得到最終檢測結果。給出了算法FPGA實現過程,并對設計進行了聯合時序仿真,提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法,并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值,降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果,完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計,最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機,并在微波暗室中進行了測試。
上傳時間: 2013-06-13
上傳用戶:Divine
目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域,信號處理算法理論己趨于成熟,但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件,由于其具有高集成度、高速、可編程等優點,大大推動了數字系統設計的單片化、自動化,縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性,在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究,基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點,把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下: FPGA的單片系統研究。針對數據采集與處理,對FPGA進行選型,設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分:多通道采樣控制模塊,數據處理模塊,存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣,分別設計了通道選擇控制模塊和A/D轉換控制模塊,并進行了仿真,完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位,因此本文研究了FFT的硬件實現結構,提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖。分別設計了旋轉因子復數乘法器,碟形運算單元,存儲器,控制器,并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度。理論分析和仿真結果表明,狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲,設計了FPGA與閃存的硬件連接,設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究,結合單片系統的特點,把整個系統分為多通道采樣控制模塊,數據處理模塊,存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明,此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間: 2013-07-06
上傳用戶:eclipse
隨著計算機技術和通信技術的迅速發展,數字視頻在信息社會中發揮著越來越重要的作用,視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時,FPGA單片規模的不斷擴大,在FPGA芯片內部實現復雜的數字信號處理系統也成為現實,因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合,設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統,系統利用時分復用和無損壓縮技術,采用串行數字視頻傳輸的方式,可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時,確定了基于FPGA的設計方案,采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換,在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼,利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法,用Verilog語言設計了壓縮模塊和解壓縮模塊,利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據,光纖線路碼采用CIMT碼,設計了編解碼模塊,解碼過程中,利用數字鎖相環來實現發射與接收的幀同步,在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真,并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作,實驗證明,系統工作穩定,圖像清晰,實時傳輸效果好,可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現,利用FPGA的并行處理優勢,大大提高了系統的處理速度,使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。
上傳時間: 2013-04-24
上傳用戶:gzming
視頻監控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中,經常需要對多路視頻信號進行實時監控,如果每一路視頻信號都占用一個監視器屏幕,則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示,是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計;系統采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數字電路集成在一起,電路結構簡潔,具有較好的穩定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數據提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后,根據畫面分割需要進行視頻圖像數據抽取,并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后,按照數字視頻圖像的數據格式,將四路視頻圖像合成一路編碼輸出,實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態配置等方法,實現四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統集成度,并可根據系統需要修改設計和進一步擴展功能,同時提高了系統的靈活性。
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦