智能電表、水表、煤/燃氣表、熱量表等大量地出現在人們的生活中，同時這些儀表的抄錄工作變得越來越煩瑣，工作量大，工作效率低，不僅給用戶帶來不便，而且會存在漏抄、誤抄、估抄的現象。隨著電子技術、通信技術和計算機技術的飛速發展，人工抄表已經逐步被自動抄表所代替。 集中器是一個數據集中處理器，是多對象自動抄表系統的通信橋梁，負責對各智能表的數據進行采集、存儲和管理，及時有效地向上位機傳輸數據并執行上位機發送的指令。提高多對象集中器數據處理能力，有效完成上下行通信是多對象自動抄表系統AMRS（Automation Meter Reading System）目前需要解決的關鍵問題。 本文針對多對象集中器這樣一個較復雜的通信與控制系統，提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本，集成了相當多的硬件資源，硬件的擴展和設計大大簡化，ARM9（S3C2410）為工業級芯片，抗干擾能力強，能夠適應運行現場的較惡劣環境，8/16位微控制器運算能力有限，對于較復雜的通信與控制算法難以順利完成；硬件平臺依賴性強，不利于軟件的開發、升級與移植；在缺乏多任務調度機制的情況下，應用軟件不僅實現難度大，且可靠性難以保證。 本文首先對多對象遠程抄表系統的總體結構進行研究，主要研究了多對象遠程抄表系統中集中器的軟件和硬件實現，對硬件資源進行了外圍擴展，對S3C2410微處理器芯片的外圍硬件進行了擴展設計，使之具備了滿足使用需求的最小系統硬件資源，包括時鐘、復位、電源、外圍存儲、LCD、RS-485通信模塊、CAN通信模塊等電路設計。實時時鐘為多對象集中器定時抄表提供時間標準；電源電路為多對象集中器系統提供穩定電源；看門狗電路的設計保證多對象集中器系統可靠運行，防止系統死機；數據存儲器主要用于存儲參數、變量、集中器自身的參數，負責智能表的參數以及智能表用量等。上行通道即多對象集中器與上位機之間的通信線路，采用CAN現場總線進行通信；下行通道即多對象集中器與智能表之間的通信，采用RS-485總線進行通信。軟件設計上，主要針對多對象集中器的數據存儲功能和串行通訊功能進行程序編寫。基于ARM的多對象遠程抄表系統集中器可以實現多對象遠程抄表，提高了數據處理能力，有效完成了上下行通信，可靠性強，穩定性高，結構簡單。
上傳時間： 2013-06-07
上傳用戶：heminhao
針對常用電流模式的升壓轉換器結構，提出了一種高精度電流檢測電路。該電路在保證響應速度的 前提下，通過增加電路環路增益，降低誤差源等方法，提高檢測電路的電流檢測精度。與其他結構電路相 比，有結構簡單，響應速度快，電流檢測精度高的優點。基于Chartered 的0.35μm 的3.3 V/13.5 V CMOS 工 藝，使用Spectre 仿真器，對該電路進行了仿真與驗證。結果證明，在輸入電壓為2.5 V～5.5 V,電感電流為 100 mA～500 mA，工作頻率為1 MHz 的情況下，能夠正常穩定工作，并且電流精度高達93％。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
隨著電力電子技術的發展，模塊化程度低、缺乏靈活性、設計復雜、標準化程度低等因素日益成為制約其發展的瓶頸。而電力電子結構塊（PEBB）正是為解決以上問題而提出的方法。因此研究利用PEBB來組建功率變換器具有一定的優勢和重要的意義。 本文將電子技術和計算機技術等領域先進的、成熟的集成相關的技術應用于電力電子系統集成中，對電力電子系統集成中的操作系統、分布式控制技術和通信技術進行了研究。 將電力電子系統進行結構劃分，分為PEBB功率部分和通用控制部分。對于功率部分，采用分立元件設計了一個半橋PEBB，包括主電路、保護電路、驅動電路、吸收電路和濾波電路等。在分析和對比了各種通信接口后選擇具有“即插即用”功能的通用串行接口（USB）做為PEBB的數字通信接口。對于通用控制部分，選用具有高性價比的ARM7芯片S3C44B0X做為核心處理單元，輔以相應的外圍電路。采用USB主機控制芯片使其具有類似USB主機的功能，實現與PEBB的通信和方便“即插即用”的管理。在軟件設計上引入實時操作系統UC/OS-Ⅱ，采用多任務系統的形式，滿足電力電子操作系統實時性的要求。然后，用兩個半橋PEBB和一個通用控制器組成了一個單相全橋電壓逆變器，分析和解決PEBB之間的同步等問題。最后給出并分析了實驗結果。 通過上述工作，驗證了PEBB對解決當前電力電子技術系統集成問題的可行性，為后續研究打下基礎。
上傳時間： 2013-07-12
上傳用戶：weddps
隨著通信產業的發展，尤其是今年3G牌照的發放，視頻業務在移動多媒體方面將會有更加重要的地位，所以在移動終端上實現支持高效視頻編碼標準的解碼功能就成為一項非常有實際意義的工作。 H．264作為新一代的高壓縮率的視頻標準，憑借其較高的壓縮率和優秀圖像質量，使得H．264只要利用較小的空間就能存儲更多的視頻數據，在更低的網絡帶寬條件下提供更優質量的視頻。然而高度的壓縮必然付出較高的硬件代價。如何能完成視頻良好解碼并能節約硬件資源成為研究熱點。 考慮到H．264視頻編解碼的計算復雜度，在硬件選擇上一般比較注重高性能處理器的選擇。計算目前主流的實現方式包括ASIC的專用集成芯片實現或者是DSP的軟件實現。ARM處理器伴隨技術的進步，尤其是對支持數字信號處理的功能加強后，在視頻編解碼領域的應用也越來越廣泛。 本文以WindowsCE5．0和S3C2440A嵌入式平臺作為H．264解碼器的載體，研究的代碼版本是t264-src-0．14，主要進行了以下幾個方面的工作： 研究了H．264視頻壓縮標準和它的體系結構，尤其是對解碼器部分進行了硬件要求的分析。 深入研究了WINCE5．0和ARM結合的平臺特性，根據實際的硬件平臺需要，定制了相應的操作系統。 完成了基于T264代碼的解碼庫在WINCE5．0下的移植，并進行了相應的代碼和算法的優化并完成了基于WINCE5．0操作系統下播放程序的編寫。 通過實驗數據證明，在基于單核的ARM芯片中，主要靠軟件進行QCIF格式的H．264視頻解碼從而獲得良好播放效果的方法是有效的。
上傳時間： 2013-07-24
上傳用戶：myworkpost
信息化社會的到來以及IP技術的興起，正深刻的改變著電信網絡的面貌以及未來技術發展的走向。無線通信技術的發展為實現數字化社區提供了有力的保證。而視頻通信則成為多媒體業務的核心。如何在環境惡劣的無線環境中，實時傳輸高質量的視頻面臨著巨大的挑戰，因此這也成為人們的研究熱點。 對于無線移動信道來說，網絡的可用帶寬是有限的。由于多徑、衰落、時延擴展、噪聲影響和信道干擾等原因，無線移動通信不僅具有帶寬波動的特點，而且信道誤碼率高，經常會出現連續的、突發性的傳輸錯誤。無線信道可用帶寬與傳輸速率的時變特性，使得傳輸的可靠性大為降低。 視頻播放具有嚴格的實時性要求，這就要求網絡為視頻的傳輸提供足夠的帶寬.有保障的延時和誤碼率。為了獲得可接受的重建視頻質量，視頻傳輸至少需要28Kbps左右的帶寬。而且視頻傳輸對時延非常敏感。然而無線移動網絡卻無法提供可靠的服務質量。 基于無線視頻通信面臨的挑戰，本文在對新一代視頻編碼國際標準H.264/AVC研究的基礎上，主要在提高其編碼效率和H.264的無線傳輸抗誤碼性能，以及如何在嵌入式環境下實現H.264解碼器進行了研究。 結合低碼率和幀內刷新，提出一種針對感興趣區的可變幀內刷新方法。實驗表明該方法可以使用較少的碼率對感興趣區域進行更好的錯誤控制，以提高區域圖像質量，同時能根據感興趣區及信道的狀況自動調整宏塊刷新數量，充分利用有限的碼率。 為了有效的平衡編碼效率和抗誤碼能力的之間的矛盾，筆者提出了一種自適應FMO(Flexible Macroblock Order)編碼方法，可根據圖像的復雜度自適應地選擇編碼所需的FMO模式。仿真結果表明這種FMO編碼方式完全可行，且在運動復雜度頻繁變化時效果更加明顯，完全可應用在環境惡劣的無線信道中。 在對嵌入式PXA270硬件結構和X264研究的基礎上，基本實現了基于H.264的嵌入式解碼，在PXA270基礎上進行環境的配置，定制WirtCE操作系統，并編譯、產生開發所用的SDK和下載內核到目標機。利用開發工具EVC實現在PC機上的實時開發和在線仿真調試，最終實現了對無差錯H.264碼流實時解碼。
上傳時間： 2013-06-18
上傳用戶：也一樣請求
指令集仿真器是目前嵌入式系統研究中一個極其重要的領域，一個靈活高效且準確度高的仿真器不僅可以實現對嵌入式系統硬件環境的仿真，而且是現代微處理器結構設計過程中性能評估的重要工具. 仿真器的性能已經成為影響整個設計效率的重要因素，在現有的指令集仿真技術中，編譯型仿真技術雖然可以獲得高的仿真速度，但其對應用的假設過于嚴格，限制了其在商業領域中的應用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關鍵。 本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎可以進行擴充和改進，以適應不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現規律，并在此基礎上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設計方案，包括為提高仿真器性能，減少譯碼時間，創新性的在流程設計中加入了預解碼的步驟，同時用自己設計的壓縮算法解決了因預解碼產生大量譯碼信息而帶來的內存過度消耗難題。接下來，描述了仿真器的實現，包括指令的取指、譯碼、執行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現。 另外，需要特別指出的是，針對仿真器中普遍存在的調試難問題，本文從一線程序開發人員的角度，在調試模塊的設計中除了斷點設置、程序暫停、恢復等基本功能外，還添加了各類監視設備和程序跟蹤的功能，以期能提高本仿真器的實用性。 在文章的結尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。
上傳時間： 2013-08-02
上傳用戶：宋桃子
隨著數字電視日益深入人心，高清概念越來越為人所熟知。帶有高清視頻功能的產品已經逐步走向人們的工作和生活，高清視頻處理已經從理論研究走向系統實際應用。毫無疑問，無論是從觀眾的視覺還是從產業的角度來看，高清視頻已經成為數字視頻技術發展的必然趨勢。本文研究了整個編解碼系統中ARM控制模塊的軟件設計，最終完成以PC機為終端控制平臺，經ARM控制模塊將命令發送給核心編解碼芯片MB86H51，使其完成相應的操作。、本文主要的工作有如下幾個方面： 1、根據ARM各型號芯片的特點，結合本系統的實際需求，最終選定Atmel公司的AT91SAM9261作為ARM控制板的核心處理芯片，并深入了解該芯片的工作原理和內部結構。 2、根據本系統中所選用的DataFlash型號及外圍電路連接情況等諸多因素，并結合Atmel公司所提供的AT91SAM9261一級BootLoader參考代碼，編寫調試符合本系統啟動運行的一級BootLoader引導程序，也稱為Bootstrap引導程序，最終成功實現引導U-Boot程序。 3、深入分析了U-Boot和Linux的體系結構和編譯過程，結合AT91SAM9261芯片的特點和實際外圍電路的連接情況，修改U-Boot和Linux中主要的編譯參數，并進行重新編譯，最終成功移植到系統板中。 4、在ITU-T提供的H.264標準的參考解碼程序JM8.6的基礎上，詳細研究了H.264視頻編碼標準以及具體的解碼器結構和解碼流程，并結合DirectX技術，開發了一款基于PC機的H.264解碼播放器，用于驗證存儲在PC機上的H.264壓縮碼流的正確性。
上傳時間： 2013-04-24
上傳用戶：acon
AD9224模數轉換器的最高采樣頻率為40MHz數據精度為12位.內部采用閃爍式AD及多級流水線式結構,因而不失碼,使用方便、準確度高.文章介紹了高速模數轉換器AD9224的性能、結構及幾種典型應用電
上傳時間： 2013-06-19
上傳用戶：924484786
隨著科學技術的飛速發展，各科學領域對測試技術提出了越來越高的要求。調速器試驗臺是調試、校驗調速器性能的一種試驗工具，是船舶修造廠、尤其調速器修造專業廠必須具有的試驗設備。基于ARM嵌入式平臺和uC/OS-II實時操作系統的嵌入式控制調速器試驗臺是基于國內外調速器測試技術的發展趨勢和工作的實際要求。本調速試驗臺充分利用了嵌入式單片機技術和傳感器技術，通過采用多種傳感器采集系統所需要的數據，例如直流電機的轉速、調速器的齒條位移等等，經過單片機系統處理并輸出結果來實現調速器試驗臺的功能，并運用新型的全彩液晶顯示屏將各種試驗數據顯示出來。 本文主要是針對調速試驗臺控制系統的研究，在分析了嵌入式軟硬件可實現模塊化設計的基礎上，借鑒了“開發平臺”的設計思想，首先，在ARM嵌入式最小系統的基礎上架構通用的硬件平臺，對測控平臺的硬件結構進行設計，特別是對于關鍵的接口電路進行了比較深入的研究，針對不同的應用，集成了多種接口電路。其次，在實現嵌入式實時多任務操作系統uC/OS-II在ARM上可移植的基礎上，架構了通用的軟件平臺，對接口電路驅動程序進行模塊化設計。最后，研究了基于參數實時可變型的一種新型的PID控制算法，并將此PID算法作為調速試驗臺的控制算法。 通過對本系統的研究開發，提高了調速器試驗臺的測試精度，也使性能更加穩定可靠，實現了整個測試過程的自動化，從而減輕了試驗人員的勞動強度，提高了工作效率，降低了試驗成本，也同時消除了安全隱患，因此對本課題的研究具有較大的現實意義。
上傳時間： 2013-07-20
上傳用戶：ggwz258
隨著對高處理能力、網絡通信、實時多任務,超低功耗這些需求的增長,傳統8位處理器已經不能滿足新產品的要求了,高端嵌入式處理器已經得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統的開發,介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發的過程.該四路E1收發器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數字環路系統中卡槽數目限制的問題.目前,建立在G. 703基礎上的El接口在分組網、幀中繼網、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數據、圖像等業務.文中首先分析了當前數字環路系統的發展現狀和趨勢,隨著網絡通信的用戶數目及信息量的猛增,拓寬數據傳輸的通道是一項研究熱點,這是開發四路E1收發器的一個目的.接著敘述了數字環路系統的結構和工作原理,即四路E1收發器的應用環境,著重介紹了四路E1板卡在整個系統中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數據傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統提供各個精確的時鐘.然后,在分析了四路E1收發器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發器的硬件設計,分別介紹了時鐘模塊、系統接口電路、存儲系統模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協議后,再根據系統要求提出了四路E1收發器的軟件設計.先介紹了實時操作系統RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統運行監測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發過程,整個系統設計完成后,經過反復調試、測驗已達到了預期的效果,現正投入使用中.
上傳時間： 2013-04-24
上傳用戶：夢雨軒膂
