基于FPGA的DDS和周期合成技術(shù)在EIS中的應(yīng)用,caj格式
標簽： FPGA DDS EIS caj
上傳時間： 2013-08-26
上傳用戶：lhll918
Keil 和proteus完美結(jié)合教程，比較好
標簽： proteus Keil 教程
上傳用戶：YUANQINHUI
講述CPLD和FPGA的結(jié)構(gòu)，對初學者很有用。
標簽： CPLD FPGA
上傳用戶：奔跑的雪糕
基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)
標簽： FPGA 高速圖像采集 視覺檢測
上傳時間： 2013-08-28
上傳用戶：Shaikh
利用ARM的GPIO和SPI總線進行FPGA的被動串行配置,加載速度可以達到200KBytes/Sec.
標簽： GPIO FPGA ARM SPI
上傳用戶：Maple
FPGA和DSP的設(shè)計可靠性及可維護性對比.pdf
標簽： FPGA DSP 可靠性 對比
上傳用戶：pei5
基于DSP和FPGA的運動控制板的開發(fā)，講dsp跟fpga連接的
標簽： FPGA DSP 運動控制
上傳用戶：blacklee
Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發(fā)生器 模塊
上傳用戶：asdfasdfd
數(shù)據(jù)采集 基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計
標簽： FPGA DSP 高精度 數(shù)據(jù)采集卡
上傳時間： 2013-08-29
上傳用戶：2728460838
基于FPGA加密芯片設(shè)計論文（AES和DES算法）
標簽： FPGA AES DES 加密
上傳用戶：weixiao99
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
