PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
標簽： LAYOUT PCB 設(shè)計規(guī)范
上傳時間： 2013-10-28
上傳用戶：zhtzht
第二部分：DRAM 內(nèi)存模塊的設(shè)計技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計.............................................................................145第三章 內(nèi)存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時序分析...................................154第四章 內(nèi)存模塊信號設(shè)計.................................................................................1594.1 時鐘信號的設(shè)計.......................................................................................1594.2 CS 及CKE 信號的設(shè)計..............................................................................1624.3 地址和控制線的設(shè)計...............................................................................1634.4 數(shù)據(jù)信號線的設(shè)計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計算.............................................................................172第六章 實際設(shè)計案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進一步探討，本文所總結(jié)的內(nèi)存設(shè)計技術(shù)就是針對SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標簽： DRAM 內(nèi)存模塊 設(shè)計技術(shù)
上傳時間： 2014-01-13
上傳用戶：euroford
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
本文將接續(xù)介紹電源與功率電路基板，以及數(shù)字電路基板導(dǎo)線設(shè)計。寬帶與高頻電路基板導(dǎo)線設(shè)計a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由FET 輸入的高速OP 增幅器OPA656 構(gòu)成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數(shù)為2 倍。此外為改善平滑性特別追加設(shè)置可以加大噪訊gain，抑制gain-頻率特性高頻領(lǐng)域時峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設(shè)計目標低于0.5pF。如果上述部位附著大浮游容量的話，會成為高頻領(lǐng)域的頻率特性產(chǎn)生峰值的原因，嚴重時頻率甚至?xí)驗閒eedback 阻抗與浮游容量，造成feedback 信號的位相延遲，最后導(dǎo)致頻率特性產(chǎn)生波動現(xiàn)象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問題，圖27 的電路基板圖案的非反相輸入端子部位無full ground設(shè)計，如果有外部噪訊干擾之虞時，接地可設(shè)計成網(wǎng)格狀(mesh)。圖28 是根據(jù)圖26 制成的OP 增幅器Gain－頻率特性測試結(jié)果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。
標簽： PCB
上傳時間： 2013-11-13
上傳用戶：hebanlian
•1-1 傳輸線方程式 •1-2 傳輸線問題的時域分析 •1-3 正弦狀的行進波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上傳時間： 2013-11-21
上傳用戶：laomv123
通過實驗測試了硅能電池、閥控式鉛酸電池和超級電容的各項性能，分析了三種電池在運行中與終端后備電源有關(guān)的特性；對比硅能電池與傳統(tǒng)閥控式鉛酸蓄電池特性，證實了硅能電池作為終端后備電源要強于鉛酸蓄電池；分析了超級電容作為終端后備電源的可行性，證實了超級電容在高低溫下均能達到很有效的容量保持率。針對蓄電池和超級電容的突出優(yōu)點，結(jié)合具體的終端應(yīng)用場合，給出了三種后備電源解決方案。
上傳時間： 2013-11-11
上傳用戶：jasonheung
為研究功率型鋰離子電池性能，對某35 Ah功率型鋰離子電池單體進行了充放電特性試驗和分析，由此獲得功率型電池在不同溫度和不同倍率下的充放電特性、內(nèi)阻特性和溫升特性。研究結(jié)果表明，低溫下電池的充放電內(nèi)阻較大，充放電性能衰減顯著；常溫下電池的內(nèi)阻較小，充放電溫升較小，大電流充放電的容量穩(wěn)定性好，質(zhì)量比能量高，作為電傳動車輛主要或輔助動力源具有良好的應(yīng)用前景。
上傳時間： 2013-11-13
上傳用戶：清風(fēng)冷雨
FT833A11-10V0.3A驅(qū)動器是一款無需變壓器繞組檢測和供電LED驅(qū)動器，它可以在85Vac至264Vac的 輸入電壓范圍內(nèi)為LED燈串提供額定電壓3~10Vdc、額定電流0.3A的驅(qū)動。 本驅(qū)動使用的是FMD最新推出的FT833電源管理IC，它無需變壓器輔助，可進一步降低整個驅(qū)動的成本。 在成本降低同時，還能保持較高的電流精度與調(diào)整率。 本驅(qū)動提供全面的保護功能，包括環(huán)路和輸出短路保護并自動重新啟動。輸出過壓限制可避免在負載斷 開時可能對電源造成的損壞。開關(guān)周期限流保護功能能讓LED系統(tǒng)工作更加安全可靠。 此設(shè)計主要目標是小體積，低成本和高效率。本驅(qū)動可輕松放進市面上絕大多數(shù)的LED燈杯內(nèi)，并將工 作時溫升保持在可接受范圍以內(nèi)。
上傳時間： 2013-10-14
上傳用戶：yangzhiwei
關(guān)于汽車電源的管理系統(tǒng)設(shè)計資料
上傳時間： 2013-10-20
上傳用戶：zhangyi99104144
模塊電源的電氣性能是通過一系列測試來呈現(xiàn)的，下列為一般的功能性測試項目，詳細說明如下： 電源調(diào)整率(Line Regulation) 負載調(diào)整率(Load Regulation) 綜合調(diào)整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動態(tài)負載或暫態(tài)負載(Dynamic or Transient Response) 起動(Set-Up)及保持(Hold-Up)時間 常規(guī)功能(Functions)測試 1. 電源調(diào)整率 電源調(diào)整率的定義為電源供應(yīng)器于輸入電壓變化時提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負載狀況下熱機穩(wěn)定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測量并記錄其輸出電壓值。 電源調(diào)整率通常以一正常之固定負載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 2. 負載調(diào)整率 負載調(diào)整率的定義為開關(guān)電源于輸出負載電流變化時，提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負載狀況下熱機穩(wěn)定后，測量正常負載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負載下，測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負載調(diào)整率通常以正常之固定輸入電壓下，由負載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 3. 綜合調(diào)整率 綜合調(diào)整率的定義為電源供應(yīng)器于輸入電壓與輸出負載電流變化時，提供其穩(wěn)定輸出電壓的能力。這是電源調(diào)整率與負載調(diào)整率的綜合，此項測試系為上述電源調(diào)整率與負載調(diào)整率的綜合，可提供對電源供應(yīng)器于改變輸入電壓與負載狀況下更正確的性能驗證。 綜合調(diào)整率用下列方式表示：于輸入電壓與輸出負載電流變化下，其輸出電壓之偏差量須于規(guī)定之上下限電壓范圍內(nèi)(即輸出電壓之上下限絕對值以內(nèi))或某一百分比界限內(nèi)。 4. 輸出雜訊 輸出雜訊(PARD)系指于輸入電壓與輸出負載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機性偏差量的電壓值。輸出雜訊是表示在經(jīng)過穩(wěn)壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波，再與其它之隨機性信號所組成))，通常以mVp-p峰對峰值電壓為單位來表示。 一般的開關(guān)電源的規(guī)格均以輸出直流輸出電壓的1%以內(nèi)為輸出雜訊之規(guī)格，其頻寬為20Hz到20MHz。電源實際工作時最惡劣的狀況(如輸出負載電流最大、輸入電源電壓最低等)，若電源供應(yīng)器在惡劣環(huán)境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時電壓，仍能夠維持穩(wěn)定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會導(dǎo)致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動作，進一步造成死機現(xiàn)象。 同時測量電路必須有良好的隔離處理及阻抗匹配，為避免導(dǎo)線上產(chǎn)生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點上，并使用差動式量測方法(可避免地回路之雜訊電流)，來獲得正確的測量結(jié)果。 5. 輸入功率與效率 電源供應(yīng)器的輸入功率之定義為以下之公式： True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內(nèi)其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應(yīng)器的功率因素在0.6～0.7左右，其功率因素為1～0之間。 電源供應(yīng)器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應(yīng)器正確工作的驗證，若效率超過規(guī)定范圍，即表示設(shè)計或零件材料上有問題，效率太低時會導(dǎo)致散熱增加而影響其使用壽命。 6. 動態(tài)負載或暫態(tài)負載 一個定電壓輸出的電源，于設(shè)計中具備反饋控制回路，能夠?qū)⑵漭敵鲭妷哼B續(xù)不斷地維持穩(wěn)定的輸出電壓。由于實際上反饋控制回路有一定的頻寬，因此限制了電源供應(yīng)器對負載電流變化時的反應(yīng)。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時，超過180度，則電源供應(yīng)器之輸出便會呈現(xiàn)不穩(wěn)定、失控或振蕩之現(xiàn)象。實際上，電源供應(yīng)器工作時的負載電流也是動態(tài)變化的，而不是始終維持不變(例如硬盤、軟驅(qū)、CPU或RAM動作等)，因此動態(tài)負載測試對電源供應(yīng)器而言是極為重要的。可編程序電子負載可用來模擬電源供應(yīng)器實際工作時最惡劣的負載情況，如負載電流迅速上升、下降之斜率、周期等，若電源供應(yīng)器在惡劣負載狀況下，仍能夠維持穩(wěn)定的輸出電壓不產(chǎn)生過高激(Overshoot)或過低(Undershoot)情形，否則會導(dǎo)致電源之輸出電壓超過負載組件(如TTL電路其輸出瞬時電壓應(yīng)介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動作)之承受電源電壓而誤動作，進一步造成死機現(xiàn)象。 7. 啟動時間與保持時間 啟動時間為電源供應(yīng)器從輸入接上電源起到其輸出電壓上升到穩(wěn)壓范圍內(nèi)為止的時間，以一輸出為5V的電源供應(yīng)器為例，啟動時間為從電源開機起到輸出電壓達到4.75V為止的時間。 保持時間為電源供應(yīng)器從輸入切斷電源起到其輸出電壓下降到穩(wěn)壓范圍外為止的時間，以一輸出為5V的電源供應(yīng)器為例，保持時間為從關(guān)機起到輸出電壓低于4.75V為止的時間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。 8. 其它 在電源具備一些特定保護功能的前提下，還需要進行保護功能測試，如過電壓保護(OVP)測試、短路保護測試、過功保護等
上傳時間： 2013-10-22
上傳用戶：zouxinwang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
