本文設(shè)計(jì)的井下網(wǎng)絡(luò)分站作為“煤礦安全自動(dòng)檢測、監(jiān)控及管理系統(tǒng)”的一個(gè)重要的組成部分，以ARM微控制器為核心，以操作系統(tǒng)μC/OS-Ⅱ?yàn)椴僮髌脚_(tái)，采用TCP/IP協(xié)議棧實(shí)現(xiàn)了分站的網(wǎng)絡(luò)通信功能，很好的解決了當(dāng)前煤礦企業(yè)安全監(jiān)控系統(tǒng)通信協(xié)議不一致的問題。 在硬件方面，嚴(yán)格按照《煤礦安全監(jiān)控系統(tǒng)通用技術(shù)要求》完成了監(jiān)控分站的總體硬件設(shè)計(jì)，并通過驅(qū)動(dòng)網(wǎng)卡芯片RTL8019AS實(shí)現(xiàn)了以太網(wǎng)連接。選用PHILIPS的32位ARM芯片LPC2214作為分站的控制芯片，它帶有16KB的靜態(tài)RAM和256KB的高速FLASH，包含8路10位A/D，還有多個(gè)串行接口，可使用的GPIO高達(dá)76個(gè)(使用了外部存儲(chǔ)器)，很好了滿足了分站外接傳感器的多樣化要求。在人機(jī)對(duì)話方面，系統(tǒng)擴(kuò)展了128×64的液晶和1×4的鍵盤。在通信方面，采用TCP/IP協(xié)議與地面主機(jī)進(jìn)行通信，將各種參數(shù)傳送到地面主機(jī)進(jìn)行復(fù)雜的運(yùn)算處理。 在軟件方面，介紹了嵌入式操作系統(tǒng)μC/OS-Ⅱ的移植過程，并在此基礎(chǔ)上分析了TCP/IP協(xié)議棧的實(shí)現(xiàn)；制定了統(tǒng)一的數(shù)據(jù)交換格式；通信過程中采用了標(biāo)準(zhǔn)的TCP/IP協(xié)議；詳細(xì)介紹了幾個(gè)主要程序模塊的編程思路，如LCD顯示、外部輸入頻率信號(hào)的計(jì)數(shù)及數(shù)據(jù)存儲(chǔ)，并給出了在實(shí)際編程過程中遇到的問題及解決方法。 本監(jiān)控分站根據(jù)《本質(zhì)安全型“i”》標(biāo)準(zhǔn)將外部接入設(shè)備和分站作了電氣隔離，該分站具有2路A/D數(shù)據(jù)采集；6路光電隔離數(shù)字量輸入；2路光電隔離數(shù)字量輸出對(duì)外部設(shè)備進(jìn)行遠(yuǎn)程管理和控制；人機(jī)接口提供人機(jī)交互界面，提供按鍵操作和數(shù)據(jù)顯示；RS485通信接口負(fù)責(zé)與外界設(shè)備進(jìn)行通信；網(wǎng)絡(luò)通信接口負(fù)責(zé)為各種監(jiān)測監(jiān)控系統(tǒng)提供兼容的接入接口；非易失性鐵電存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)區(qū)以保證掉電后存儲(chǔ)數(shù)據(jù)不丟失。
標(biāo)簽： ARM 網(wǎng)絡(luò) 分
上傳時(shí)間： 2013-04-24
上傳用戶：13160677563
LED照明已確然成為一項(xiàng)主流技術(shù)。該項(xiàng)技術(shù)正日臻成熟，標(biāo)志之一就是大量LED照明標(biāo)準(zhǔn)和規(guī)范的陸續(xù)出臺(tái)。嚴(yán)格的效率要求已存在相當(dāng)一段時(shí)間了，今后仍將不斷提高。但近段時(shí)間，LED照明設(shè)計(jì)師的工作卻更為棘手了，因?yàn)橐瑫r(shí)滿足以下兩項(xiàng)要求：既要用針對(duì)白熾燈的調(diào)光器來實(shí)現(xiàn)調(diào)光控制功能，又要實(shí)現(xiàn)高功率因數(shù)性能。
標(biāo)簽： LED 照明應(yīng)用 無閃爍調(diào)光
上傳時(shí)間： 2013-05-27
上傳用戶：cknck
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn)，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”，主要涉及兩個(gè)方面：LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案，重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動(dòng)芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機(jī)，光接收機(jī)，CDR等硬件模塊。論文對(duì)這些軟硬件資源進(jìn)行了詳細(xì)介紹，重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對(duì)數(shù)據(jù)和描述信息分別存儲(chǔ)，僅對(duì)描述信息進(jìn)行處理，提高了組裝效率。在維護(hù)突發(fā)包信息時(shí)，實(shí)時(shí)查詢和更新FEC配置表，保證了對(duì)FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁突發(fā)讀寫模式，對(duì)MAC幀整幀一次性寫入，讀取時(shí)采用超前預(yù)讀模式，對(duì)SDRAM內(nèi)存的使用采取即時(shí)申請(qǐng)方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向，主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對(duì)LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動(dòng)態(tài)組裝參數(shù)表的方法，可以充分支持各種擴(kuò)展，包括自適應(yīng)動(dòng)態(tài)組裝算法。
標(biāo)簽： LOBS FPGA 節(jié)點(diǎn)
上傳時(shí)間： 2013-05-26
上傳用戶：AbuGe
隨著設(shè)計(jì)規(guī)模的不斷增加，芯片的平均設(shè)計(jì)門數(shù)已經(jīng)超越百萬級(jí)，驗(yàn)證已經(jīng)成為設(shè)計(jì)流程中的主要瓶頸。目前，基于FPGA的硬件驗(yàn)證憑借其速度快、易修改的特性越來越受到驗(yàn)證工程師的青睞。 本文正是基于FPGA驗(yàn)證的思想，以一款光同步傳輸網(wǎng)(SDH)芯片的驗(yàn)證為例，展開了全面的論述。通過對(duì)驗(yàn)證理論以及FPGA性能特點(diǎn)的研究與分析，從驗(yàn)證的正確性、全面性、快速性和可重用性等方面對(duì)FPGA驗(yàn)證進(jìn)行了理論剖析，并提出了一些新的理念和創(chuàng)新。此后又結(jié)合實(shí)踐，詳盡敘述了驗(yàn)證中的一些重要環(huán)節(jié)，并總結(jié)出了一套比較完善的FPGA驗(yàn)證流程，可以有效地支撐實(shí)際芯片的驗(yàn)證工作。 本文對(duì)于百萬門級(jí)專用集成電路的成功實(shí)踐，不僅是對(duì)FPGA驗(yàn)證理論的證實(shí)，而且從驗(yàn)證的思路和方法上對(duì)后續(xù)芯片有一定的指導(dǎo)意義。文中經(jīng)驗(yàn)教訓(xùn)的總結(jié)可以有效地幫助驗(yàn)證工程師達(dá)到降低芯片開發(fā)成本，縮短面市時(shí)間的目的。
上傳時(shí)間： 2013-05-17
上傳用戶：宋桃子
加密算法一直在信息安全領(lǐng)域起著無可替代的作用,它直接影響著國家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計(jì)算技術(shù)的不斷進(jìn)步,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)算法及其變形的安全強(qiáng)度已經(jīng)難以適應(yīng)新的安全需要,其實(shí)現(xiàn)速度、代碼大小和跨平臺(tái)性均難以繼續(xù)滿足新的應(yīng)用需求.在未來的20年內(nèi),高級(jí)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).高級(jí)加密標(biāo)準(zhǔn)算法是采用對(duì)稱密鑰密碼實(shí)現(xiàn)的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對(duì)計(jì)算環(huán)境的適應(yīng)性強(qiáng),性能穩(wěn)定,密鑰建立時(shí)間優(yōu)良,密鑰靈活性強(qiáng).存儲(chǔ)需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級(jí)加密標(biāo)準(zhǔn)算法原理的基礎(chǔ)上,描述了圈變換及密鑰擴(kuò)展的詳細(xì)編制原理,用硬件描述語言(VHDL)描述了該算法的整體結(jié)構(gòu)和算法流程.詳細(xì)論述了分組密碼的兩種運(yùn)算模式(反饋模式和非反饋模式)下算法多種體系結(jié)構(gòu)的實(shí)現(xiàn)原理,重點(diǎn)論述了基本體系結(jié)構(gòu)、循環(huán)展開結(jié)構(gòu)、內(nèi)部流水線結(jié)構(gòu)、外部流水線結(jié)構(gòu)、混合流水線結(jié)構(gòu)及資源共享結(jié)構(gòu)等.最后在XILINX公司XC2S300E芯片的基礎(chǔ)上,采用自頂向下設(shè)計(jì)思想,論述了高級(jí)加密標(biāo)準(zhǔn)算法的FPGA設(shè)計(jì)方法,提出了具體模塊劃分方法并對(duì)各個(gè)模塊的實(shí)現(xiàn)進(jìn)行了詳細(xì)論述.圈變換采用內(nèi)部流水線結(jié)構(gòu),多個(gè)圈變換采用資源共享結(jié)構(gòu),密鑰調(diào)度與加密運(yùn)算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應(yīng)性.
上傳時(shí)間： 2013-06-20
上傳用戶：fairy0212
語音識(shí)別技術(shù)是信息技術(shù)領(lǐng)域的重要發(fā)展方向之一,小詞匯量非特定人孤立詞語音識(shí)別是語音識(shí)別領(lǐng)域中一個(gè)具有廣泛應(yīng)用背景的分支,在家電遙控、智能玩具、人機(jī)交互等領(lǐng)域有著重要的應(yīng)用價(jià)值.語音識(shí)別芯片從20世紀(jì)90年代開始出現(xiàn),目前的語音識(shí)別芯片都是以DSP為核心集成的語音識(shí)別系統(tǒng),算法主要通過軟件實(shí)現(xiàn),為了提高速度和降低成本,下一代語音識(shí)別芯片將設(shè)計(jì)成軟硬件協(xié)同實(shí)現(xiàn),本文的目的是使用全硬件方法實(shí)現(xiàn)語音識(shí)別算法,為軟硬件協(xié)同實(shí)現(xiàn)的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺(tái)上,完成了整個(gè)系統(tǒng)的硬件設(shè)計(jì).(2)對(duì)于硬件中難于實(shí)現(xiàn)而且占用較多資源的乘法器、求對(duì)數(shù)、求平方根以及快速傅立葉變換等關(guān)鍵模塊,本文都根據(jù)電路的具體特點(diǎn),給出了巧妙的實(shí)現(xiàn)方案,完成了算法需要的功能.(3)設(shè)計(jì)中使用了模塊復(fù)用和流水線技術(shù).(4)根據(jù)設(shè)計(jì)結(jié)果,給出了各個(gè)模塊占用的硬件資源和運(yùn)行速度.實(shí)驗(yàn)結(jié)果表明,本文所設(shè)計(jì)的硬件系統(tǒng)能夠正常工作,在速度和面積方面都達(dá)到了設(shè)計(jì)要求.
上傳時(shí)間： 2013-06-12
上傳用戶：01010101
該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運(yùn)動(dòng)控制平臺(tái)的設(shè)計(jì).文中在討論了永磁同步電機(jī)的控制策略的基礎(chǔ)上提出了針對(duì)表面式永磁同步伺服電機(jī)的i=0的矢量控制,介紹了通過光電碼盤確定永磁同步電機(jī)轉(zhuǎn)子磁極位置的方法,以及SVPWM的原理和特性及其數(shù)字實(shí)現(xiàn)方法.詳細(xì)闡述由TMS320LF2407A和MAX3128A構(gòu)建的傳動(dòng)控制系統(tǒng)平臺(tái).以上述平臺(tái)為基礎(chǔ),設(shè)計(jì)了一個(gè)基于矢量控制的三環(huán)永磁同步伺服系統(tǒng),為解決典Ⅱ系統(tǒng)超調(diào)和抗擾性的矛盾,將IP調(diào)節(jié)器引入系統(tǒng).通過試驗(yàn)證明IP調(diào)節(jié)器在不影響系統(tǒng)抗擾性和穩(wěn)態(tài)精度的前提下,大大降低了電流的超調(diào).工程實(shí)踐證明了設(shè)計(jì)的正確性.為了滿足用戶對(duì)系統(tǒng)方便操作和監(jiān)視的要求,實(shí)現(xiàn)參數(shù)在線修改以及故障綜合,并滿足一定可視性,提出并設(shè)計(jì)了基于RS232的串行通訊程序,包括兩部分:PC機(jī)的監(jiān)控系統(tǒng)和數(shù)字操作器.文中詳細(xì)分析了設(shè)計(jì)數(shù)字操作器的硬件模塊及框圖和軟件流程,實(shí)際應(yīng)用表明數(shù)字操作器方便了用戶對(duì)系統(tǒng)的操縱和監(jiān)視,已在實(shí)際工程中得到應(yīng)用.
標(biāo)簽： FPGA DSP 開放式 運(yùn)動(dòng)控制平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶：ainimao
隨著集成電路頻率的提高和多核時(shí)代的到來，傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢(shì)，成為未來電互連的理想替代者，也成為科學(xué)研究的熱點(diǎn)問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級(jí)、芯片級(jí)的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計(jì)，鏈路層功能包括了協(xié)議原語設(shè)計(jì)，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計(jì)，流量控制機(jī)制設(shè)計(jì)，協(xié)議通道初始化設(shè)計(jì)，錯(cuò)誤檢測機(jī)制設(shè)計(jì)和空閑字符產(chǎn)生、時(shí)鐘補(bǔ)償方式設(shè)計(jì)；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實(shí)現(xiàn)了定制協(xié)議的單通道模式。重點(diǎn)是數(shù)據(jù)鏈路層的實(shí)現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識(shí)產(chǎn)權(quán))——RocketIO來實(shí)現(xiàn)。實(shí)現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設(shè)計(jì)工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對(duì)實(shí)現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實(shí)現(xiàn)的單通道模式，支持的最高串行頻率達(dá)到3.5GHz，完全滿足了光互連驗(yàn)證系統(tǒng)初期的要求，同時(shí)由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對(duì)物理層IP的定制是成功的。
標(biāo)簽： FPGA 板級(jí) 光互連 協(xié)議研究
上傳時(shí)間： 2013-06-28
上傳用戶：guh000
介紹了線性模擬光耦器件HCNR201的基本原理；闡述了利用該芯片對(duì)電壓量進(jìn)行隔離測量的測試原理以及硬件電路；給出了試驗(yàn)數(shù)據(jù)以及數(shù)據(jù)處理結(jié)果；證明了改種測試方法的準(zhǔn)確性。關(guān)鍵詞:HCNR
上傳時(shí)間： 2013-07-28
上傳用戶：pompey
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn)，針對(duì)這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案，并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性價(jià)比高的特點(diǎn)。具體研究內(nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動(dòng)電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能，進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對(duì)數(shù)據(jù)進(jìn)行處理，設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發(fā)送和接收電路的共同作用，能夠完成標(biāo)清數(shù)字視頻信號(hào)的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號(hào)傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間： 2013-04-24
上傳用戶：標(biāo)點(diǎn)符號(hào)
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
