<u id="mhpyy"></u> 編寫具有如下函數原型的遞歸與非遞歸兩種函數equ，負責判斷數組a與b的前n個元素值是否按下標對應完全相同，是則返回true，否則返回false。并編制主函數對它們進行調用，以驗證其正確性。 bool equ(int a[], int b[], int n) 提示：遞歸函數中可按如下方式來分解并處理問題，先判斷最后一個元素是否相同，不同則返false；相同則看n是否等于1，是則返回true，否則進行遞歸調用（傳去實參a、b與 n-1，去判斷前n-1個元素的相等性），并返回遞歸調用的結果（與前n-1個元素的是否相等性相同）。
上傳時間： 2013-12-03
上傳用戶：梧桐
產生頻率選擇性衰落的雷利通道，參數由天線結構、OFDM系統的結構與功率延時結構來決定。
標簽：
上傳時間： 2014-12-20
上傳用戶：lizhizheng88
一篇來自臺灣中華大學的論文--《無線射頻系統標簽晶片設計》，彩色版。其摘要為：本論文討論使用於無線射頻辨識系統(RFID)之標籤晶片系統的電路設計和晶片製作，初步設計標籤晶片的基本功能，設計流程包含數位軟體及功能的模擬、基本邏輯閘及類比電路的設計與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識系統的規劃、辨識系統的規格介紹及制定，而第二部份是標籤晶片設計、晶片量測、結論。 電路的初步設計功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯誤偵測編碼、Manchester編碼及使用單一電路做到整流、振盪及調變的功能，最後完成晶片的實作。
上傳時間： 2016-08-27
上傳用戶：tb_6877751
程序清單A中收錄了產生PPM-TH和PAM-DS這兩個信號源的所有函數；程序清單B中收錄了加性高斯白噪聲（AWGN）信道建模，正交和非正交單脈沖PPM-TH接收機結構，以及反極性PAM-DS單脈沖接收機結構仿真所需的所有函數。
上傳時間： 2013-12-22
上傳用戶：hwl453472107
自動語音識別源碼對非特定人的孤立詞語音識別算法 進行研究。考慮到語音識別技術在嵌入式系統處理能力較弱、存儲空間有限的問 題上進行算法的選擇和優化，以提高系統的魯棒性，減少系統的
上傳時間： 2013-12-17
上傳用戶：dsgkjgkjg
編寫具有如下函數原型的遞歸與非遞歸兩種函數f，負責判斷數組a的前n個元素是否從大到小完全有序了，是則返回true，否則返回false。并編制主函數對它們進行調用，以驗證其正確性。 bool f(int a[], int n) 提示： （1）非遞歸函數中只需逐對地判斷各a[i]與a[i+1]是否都已從大到小有序排列（i = 0，1，…，n-2）。 （2）遞歸函數中將問題分解處理為：若n=1（即只有1個元素時）則返回true而遞歸出口；n>1時，若最后一對元素不順序則返回false，否則進行遞歸調用（傳去實參a與 n-1，去判斷前n-1個元素的順序性），并返回遞歸調用的結果（與前n-1個元素的是否順序性相同）。
上傳時間： 2017-01-02
上傳用戶：清風冷雨
編寫具有如下函數原型的遞歸與非遞歸兩種函數equ，負責判斷數組a與b的前n個元素值是否按下標對應完全相同，是則返回true，否則返回false。并編制主函數對它們進行調用，以驗證其正確性。 bool equ(int a[], int b[], int n) 提示：遞歸函數中可按如下方式來分解并處理問題，先判斷最后一個元素是否相同，不同則返false；相同則看n是否等于1，是則返回true，否則進行遞歸調用（傳去實參a、b與 n-1，去判斷前n-1個元素的相等性），并返回遞歸調用的結果（與前n-1個元素的是否相等性相同）。
上傳時間： 2014-01-18
上傳用戶：love1314
無線網卡rt73源碼，完整編譯即可使用，希望對大家有幫助。
上傳時間： 2014-01-04
上傳用戶：skhlm
“走向數學”小叢書，每本小冊子盡量用深入淺出的語言來講述數學的某一問題或方面，使工程技術人員、非數學專業的大學生，甚至具有中學數學水平的人，亦能懂得書中全部或部分含義與內容。這對提高我國人民的數學修養與水平，可能會起些作用。史樹中所著的《凸性》主要介紹了凸集定義、凸集承托定理及其解析證明、凸函數的定義、凸性不等式、凸函數的導數性質、凸函數的次微分和共軛函數、凸分析的兩條基本定理及凸規劃等。
標簽： 凸性
上傳時間： 2021-11-03
上傳用戶：nhhrzh
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
