通過 VLYNQ 把 Xilinx FPGA 作為 TI DSP 的外設.rar
標簽： Xilinx VLYNQ FPGA DSP
上傳時間： 2013-08-13
上傳用戶：lz4v4
Altera_FPGA管腳弱上拉電阻的軟件設置方法
標簽： Altera_FPGA 管腳 上拉電阻 軟件
上傳用戶：hj_18
TI 原裝開發(fā)板 DM6467 原理圖 CPLD 給需要的人
標簽： 6467 DM 開發(fā)板 原理圖
上傳時間： 2013-08-14
上傳用戶：qingzhuhu
有關FPGA芯片的管腳的封裝的一些資料。
標簽： FPGA 芯片 管腳 封裝
上傳時間： 2013-08-18
上傳用戶：dljwq
Altera FPGA配置的特殊管腳說明。
標簽： Altera FPGA 管腳
上傳時間： 2013-08-27
上傳用戶：hfnishi
AlteraFPGA的特殊管腳的連接(中文)
標簽： Altera FPGA 管腳 連接
上傳時間： 2013-09-01
上傳用戶：xhwst
Xilinx-FPGA器件管腳說明
標簽： Xilinx-FPGA 器件 管腳
上傳時間： 2013-09-03
上傳用戶：牛津鞋
TI推薦的ALTERA的FPGA電源器件選型手冊,比較實用
標簽： ALTERA FPGA 電源器件 選型手冊
上傳時間： 2013-09-04
上傳用戶：2467478207
FPGA特殊管腳說明
標簽： FPGA 管腳
上傳用戶：奔跑的雪糕
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LED顯示出來，牽涉到數(shù)碼管的輪流點亮，以及LED的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數(shù)碼管使用共陰數(shù)碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LED被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LED熄滅，數(shù)碼管有數(shù)字顯示，此為時間值，單位為秒，與
標簽： CPLD LED 控制 數(shù)碼管
上傳時間： 2013-09-05
上傳用戶：123454
蟲蟲下載站版權所有 京ICP備2021023401號-1
