EP100伺服系統全套開發資料，包括驅動板4層、控制板4層、顯示板2層AD設計原理圖+PCB工程文件+keil源代碼工程文件+硬件說明書，AD09設計的工程文件，包括完整的原理圖和PCB文件，已制板驗證，可以做為你的設計參考。
上傳時間： 2022-01-11
上傳用戶：
黑金cyclone2 fpga開發板 EP2C8Q208C開發protel 99se原理圖+PCB文件，包括核心板和擴展底板板2個。包括完整的原理圖PCB文件,核心板大小為80x80mm,2層板，開發底板160x118mm,2層板，可用Protel或 Altium Designer(AD)軟件打開或修改，已經制板驗證使用，可作為你產品設計的參考。
標簽： fpga protel99se
上傳時間： 2022-01-27
上傳用戶：
ALTIUM AD設計雙網口KS8995M交換機板原理圖+PCB+BOM文件,已制板在項目中使用。可以做為你的設計參考。
標簽： altium designer 網口 ks8995m 交換機
上傳時間： 2022-02-18
上傳用戶：
I.MX RT1052+SIM7600CE-PCIE板AD版硬件原理圖+PCB(4層) 文件,Altium Designer 09 設計的項目工程文件，包括原理圖及PCB印制板圖，可以用Altium Designer(AD)軟件打開或修改，都已經制板在實際項目中使用，可作為你產品設計的參考。
上傳時間： 2022-04-18
上傳用戶：
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
網口單端轉差分板H1102 DS26C31 DS26C32 PROTEL 99SE 原理圖+PCB+封裝庫文件，Protel 99se 設計，包括原理圖及PCB印制板圖，可以用Protel或 Altium Designer(AD)軟件打開或修改，都已經制板在實際項目中使用，可作為你產品設計的參考。
上傳時間： 2022-05-12
上傳用戶：wangshoupeng199
STM32F429IGT6核心板 ad設計硬件原理圖+PCB文件,Altium Designer 09 設計的項目工程文件，包括原理圖及PCB印制板圖，可以用Altium Designer(AD)軟件打開或修改，都已經制板在實際項目中使用，可作為你產品設計的參考。
標簽： SMT32
上傳時間： 2022-05-16
上傳用戶：kent
S3C2410A_核心板硬件，采用6層板設計，ARM9處理器選用三星中的S3C2410A芯片，DDREAM選用K4S561632D-TC/L75，NOR FLASH選用SST39VF1601/1602，NAND FLASH選用K9F2808U0C-YCB0/YIB0， 網口PHY芯片選用CS8900A，Protel 99se 設計的項目工程文件，包括原理圖及PCB印制板圖，可用Protel或 Altium Designer(AD)軟件打開或修改，都已經制板在實際項目中使用，可作為你產品設計的參考。
上傳時間： 2022-05-17
上傳用戶：d1997wayne
微弱信號檢測的目的是從噪聲中提取有用信號，或用一些新技術和新方法來提高檢測系統輸出信號的信噪比。本文簡要分析了常用的微弱信號檢測理論，對小波變換的微弱信號檢測原理進行了進一步的分析。然后提出了微弱信號檢測系統的軟硬件設計，在闡述了系統的整體設計的基礎上，對電路所選芯片的結構和性能進行了簡單的介紹，選用了具有14位分辨率的4路并行A/D轉換器AD7865作為模數轉換器，且選用Xilinx公司的Spartan-3系列FPGA邏輯器件作為控制器，控制整個系統的各功能模塊。同時，利用FPGA設計了先入先出存儲器，充分利用系統資源，降低了外圍電路的復雜度，為電路調試及制板帶來了極大的方便，且提升了系統的采集速度和集成度。系統的軟件設計采用Verilog HDL語言編程，在Xilinx ISE軟件開發平臺上完成編譯和綜合，并選用ModelSim SE 6.0完成了波形仿真。關鍵詞：微弱信號檢測；信號調理：FPGA：AD7865；Verilog HDL信息時代需要獲取許多有用的信息，多數科學研究及工程應用技術所需的信息都是通過檢測的方法來獲取的。若被檢測的信號非常微弱，就很容易被噪聲湮沒，那么很難有效的從噪聲中檢測出有用信號。微弱信號在絕對意義上是指信號本身非常微弱，而在相對意義上是指信號相對于強背景噪聲而言的非常微弱，也就是指信噪比極低。人們進行長期的研究工作來檢測被噪聲所覆蓋的微弱信號，分析噪聲產生的原因以及規律，且研究被測信號的特點、相關性以及噪聲統計特性，從而研究出從背景噪聲中檢測有用信號的方法。1微弱信號檢測（Weak Signal Detection）技術2.3.41主要是提高信號的信噪比，從噪聲中檢測出有用的微弱信號。對于這些微弱的被測量（如：微振動、微流量、微壓力、微溫差、弱光、弱磁、小位移、小電容等），大多數都是利用相應的傳感器將微弱信號轉換為微弱電流或者低電壓，再經過放大器將其幅度放大到預期被測量的大小。
標簽： 微弱信號檢測
上傳時間： 2022-06-18
上傳用戶：canderile
Altium Designer 09 設計的項目工程文件，包括PCB印制板圖，可以用Altium Designer(AD)軟件打開或修改，都已經制板在實際項目中使用，可作為你產品設計的參考。
上傳時間： 2022-07-02
上傳用戶：
