高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-17
上傳用戶：hxy200501
實(shí)戰(zhàn)四《簡(jiǎn)易四路搶答器》，程序文件名:"MCD-INTBUZ.ASM"，在8255單片機(jī)上實(shí)現(xiàn)
標(biāo)簽： 四路搶答器
上傳時(shí)間： 2013-12-12
上傳用戶：kikye
內(nèi)附多路選擇器，74系列芯片VHDL源碼，加法器，F(xiàn)IR，比較器等大量例子，對(duì)初學(xué)VHDL語言很有好處?？捎胢axplus，quartus，synplicity等綜合軟件進(jìn)行調(diào)試
上傳時(shí)間： 2013-12-26
上傳用戶：ma1301115706
最高優(yōu)先級(jí)編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述 8位總線收發(fā)器：74245 （注2） 地址譯碼（for m68008） 多路選擇器（使用select語句） LED七段譯碼 多路選擇器（使用if－else語句） 雙2－4譯碼器：74139 多路選擇器（使用when－else語句） 二進(jìn)制到BCD碼轉(zhuǎn)換 多路選擇器 （使用case語句） 二進(jìn)制到格雷碼轉(zhuǎn)換 雙向總線（注2） 漢明糾錯(cuò)嗎譯碼器 三態(tài)總線（注2） 漢明糾錯(cuò)嗎編碼器 解復(fù)用器
標(biāo)簽： m68008 select 74245 for
上傳時(shí)間： 2015-04-11
上傳用戶：tianyi223
三種方法編寫多路選擇器的VHDL源代碼 分別使用if else ,select ,when 語句
標(biāo)簽： select VHDL else when
上傳時(shí)間： 2013-12-24
上傳用戶：lingzhichao
用Ｃ＋＋實(shí)現(xiàn)算符優(yōu)先器，規(guī)律是自己定的，想改的話只能自己在源程序中改
標(biāo)簽：
上傳時(shí)間： 2015-05-01
上傳用戶：zjf3110
詳細(xì)介紹了開關(guān)電源的設(shè)計(jì),再勵(lì)磁回路串接約為勵(lì)磁繞組電阻值10倍的附加電阻來構(gòu)成閉合電路，把同步電動(dòng)機(jī)的定子直接接入電網(wǎng)，使之按異步電動(dòng)機(jī)啟動(dòng)，當(dāng)轉(zhuǎn)速達(dá)到亞同步轉(zhuǎn)速（95%）時(shí)，再切除附加電阻。
標(biāo)簽： 勵(lì)磁 開關(guān)電源 回路 繞組
上傳時(shí)間： 2014-01-14
上傳用戶：從此走出陰霾
設(shè)計(jì)一個(gè)比例控制器去對(duì)閉迴路轉(zhuǎn)移函數(shù)做控制。
上傳時(shí)間： 2015-05-08
上傳用戶：拔絲土豆
mid音頻播放器,基于VC++的開發(fā),,經(jīng)試驗(yàn)播放效果還算不象錯(cuò)
上傳時(shí)間： 2015-05-16
上傳用戶：fredguo
大型電子製造業(yè)后臺(tái)數(shù)據(jù)庫(kù)的詳細(xì)設(shè)計(jì)!絕對(duì)好東西!(部分刪減)
上傳時(shí)間： 2015-05-17
上傳用戶：aa54
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
