51的GPS開發(fā)的NMEA數(shù)據(jù)讀取與解析.rar 源代碼
標簽: NMEA GPS 數(shù)據(jù)讀取
上傳時間: 2013-04-24
上傳用戶:天天天天
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中,需要對加速器束流或者激光束進行脈沖化與時序同步,同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中,需要用到符合要求的多路脈沖時序信號控制器,而且要求各脈沖序列的周期、占空比、重復頻率等方便可調(diào)。為此,本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程,著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法,以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設計的技巧與方法,給出了整個系統(tǒng)設計的原理與實現(xiàn)。討論了高精密電源的PWM技術原理及實現(xiàn),并由此設計了FPGA所需電源系統(tǒng)。給出了配置電路設計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達到10ns,最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖,并且7路脈沖相對于同步脈沖的延遲時間可調(diào),調(diào)節(jié)步長為5ns。
上傳時間: 2013-06-15
上傳用戶:ZJX5201314
耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。
上傳時間: 2013-06-03
上傳用戶:cc111
(臺達)開關電源基本原理與設計介紹,比較實用
標簽: 開關電源
上傳時間: 2013-06-15
上傳用戶:ybysp008
高級數(shù)據(jù)鏈路控制規(guī)程,是由ISO開發(fā),面向比特的數(shù)據(jù)鏈路層協(xié)議,具有差錯檢測功能強大、高效和同步傳輸?shù)牡忍攸c,是通信領域中應用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高,ARM處理器上的高級數(shù)據(jù)鏈路控制器外設,幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制,將具有成本低廉、靈活性好、便于擴展為操作系統(tǒng)下的應用程序等優(yōu)點。本文在這一背景下,提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景,對基于ARM核微處理器的鏈路層通信規(guī)程進行研究,闡述了HDLC幀的結(jié)構(gòu)、特點和工作原理,提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法,同時給出其設計方案、關鍵代碼和調(diào)試方法。其中,重點對無操作系統(tǒng)時中斷模式下,以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進行了探討設計。
標簽: ARM 高級數(shù)據(jù)鏈路控制規(guī)程
上傳時間: 2013-08-04
上傳用戶:時代將軍
近年來,隨著控制系統(tǒng)規(guī)模的擴大和總線技術的發(fā)展,對數(shù)據(jù)采集和傳輸技術提出了更高的要求。目前,很多設備需要實現(xiàn)從單串口通信到多路串口通信的技術改進。同時,隨著以太網(wǎng)技術的發(fā)展和普及,這些設備的串行數(shù)據(jù)需要通過網(wǎng)絡進行傳輸,因而有必要尋求一種解決方案,以實現(xiàn)技術上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進行研究和分析,在此基礎上,設計一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng),來實現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作:首先,分析了當前串行通信的應用現(xiàn)狀和以太網(wǎng)技術的發(fā)展動態(tài),通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點,設計出了一種采用CPID技術和CAN總線技術相結(jié)合的新型技術,并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實時性高的特點,對串行通訊幀同步的方法進行了詳細的研究。然后,根據(jù)課題的實際需求,對系統(tǒng)進行總體設計和功能模塊劃分,并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設計。在軟件設計上,對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M行了詳細的論述。最后,將上述技術應用于某大型火電廠主機F8-DCS系統(tǒng)I/O通訊網(wǎng)絡的測試與分析,達到了設計要求。
上傳時間: 2013-07-31
上傳用戶:aeiouetla
c語言深度解析——揭開程序員面試筆試的秘密
上傳時間: 2013-07-08
上傳用戶:moqi
本文首先在介紹多用戶檢測技術的原理以及系統(tǒng)模型的基礎上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術的接收機結(jié)構(gòu)。 接著,針對WCDMA反向鏈路信道結(jié)構(gòu),介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關特性和互相關特性,指出了存在多址干擾和多徑干擾的根源。在此基礎上,給出了解相關檢測器的數(shù)學公式推導和結(jié)構(gòu)框圖,并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消,需要對用戶信號重構(gòu),因此具有較高的復雜度。在解相關檢測器的基礎上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值,并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。 最后,介紹了WCDMA系統(tǒng)移動臺解復用技術的硬件實現(xiàn),在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間: 2013-07-29
上傳用戶:jiangxin1234
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡是基于話音傳輸業(yè)務的網(wǎng)絡,已不能適應當前的需求.而建設新的寬帶網(wǎng)絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復用技術是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間: 2013-07-16
上傳用戶:asdkin
歷年電子設計競賽賽題及其解析,學習電路設計的入門經(jīng)典資料,電路分析詳盡,實用。包括常用的典型電路模塊,可以移植到自己的設計中。
標簽: 電子設計競賽
上傳時間: 2013-06-07
上傳用戶:z1191176801