ALTERA DE2開發(fā)板一個(gè)網(wǎng)路晶片DM9000A的應(yīng)用範(fàn)例 並將一個(gè)網(wǎng)頁嵌入到DE2開發(fā)板中
標(biāo)簽： DE2 ALTERA 9000A 9000
上傳時(shí)間： 2014-12-01
上傳用戶：zhliu007
89x51 or 8051 英文電子書 , 圖路及原程式
標(biāo)簽： 89x51 8051 or 英文
上傳時(shí)間： 2013-12-30
上傳用戶：qq21508895
機(jī)率神經(jīng)網(wǎng)路分類器之高階合成。對(duì)研究概率神經(jīng)網(wǎng)絡(luò)很有幫助的。質(zhì)量很高的論文
標(biāo)簽： 分 合成 概率神經(jīng)網(wǎng)絡(luò) 質(zhì)量
上傳時(shí)間： 2016-04-07
上傳用戶：jcljkh
本文檔是 Intel GigaBit 網(wǎng)卡的 data sheet。是撰寫 Linux driver 的程序員不可或缺的參考資料。
標(biāo)簽： GigaBit driver Intel Linux
上傳時(shí)間： 2014-01-20
上傳用戶：wfl_yy
這是一個(gè)c語言解二維方程式,由電腦自動(dòng)求解數(shù)學(xué),對(duì)初學(xué)者而言相當(dāng)容易些改理解.
標(biāo)簽： 方程
上傳時(shí)間： 2013-12-27
上傳用戶：mhp0114
網(wǎng)上找到的一個(gè)通訊教程,拿出來大傢一起研究研究.
標(biāo)簽： 教程
上傳時(shí)間： 2016-04-20
上傳用戶：fnhhs
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
圖形話介面顯示設(shè)計(jì), 主要透過Embedded Visual C
標(biāo)簽： Embedded Visual
上傳時(shí)間： 2016-04-25
上傳用戶：weiwolkt
SEO 闡述 對(duì)於SEO網(wǎng)際行銷可以多多參考喔^^~
標(biāo)簽： SEO
上傳時(shí)間： 2013-12-10
上傳用戶：zsjzc
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<nav id="yqago"></nav>
