高可用性繫統(tǒng)常常采用雙路饋送功率分配，旨在實(shí)現(xiàn)冗餘並增強(qiáng)系統(tǒng)的可靠性。“或”二極管把兩路電源一起連接在負(fù)載點(diǎn)上，最常用的是肖特基二極管，目的在於實(shí)現(xiàn)低損耗
標(biāo)簽： 理想二極管 保護(hù) 電源布線 錯(cuò)誤
上傳時(shí)間： 2013-10-19
上傳用戶：BOBOniu
LTC®4223 是一款符合微通信計(jì)算架構(gòu) (MicroTCA) 規(guī)範(fàn)電源要求的雙通道熱插拔 (Hot Swap™) 控制器，該規(guī)範(fàn)於近期得到了 PCI 工業(yè)計(jì)算機(jī)制造商組織 (PICMG) 的批準(zhǔn)。
上傳時(shí)間： 2014-12-24
上傳用戶：我累個(gè)乖乖
LTM®4616 是一款雙路輸入、雙路輸出 DC/DC μModule™ 穩(wěn)壓器，采用 15mm x 15mm x 2.8mm LGA 表面貼裝型封裝。由於開(kāi)關(guān)控制器、MOSFET、電感器和其他支持元件均被集成在纖巧型封裝之內(nèi)，因此只需少量的外部元件。
標(biāo)簽： uModule DCDC 16A 雙通道
上傳時(shí)間： 2013-10-27
上傳用戶：頂?shù)弥?/p>
在越來(lái)越多的短時(shí)間能量存貯應(yīng)用以及那些需要間歇式高能量脈衝的應(yīng)用中，超級(jí)電容器找到了自己的用武之地。電源故障保護(hù)電路便是此類應(yīng)用之一，在該電路中，如果主電源發(fā)生短時(shí)間故障，則接入一個(gè)後備電源，用於給負(fù)載供電
標(biāo)簽： 電源故障保護(hù) 后備電池 超級(jí)電容器
上傳時(shí)間： 2014-01-08
上傳用戶：lansedeyuntkn
在電源設(shè)計(jì)中，工程人員時(shí)常會(huì)面臨控制 IC 驅(qū)動(dòng)電流不足的問(wèn)題，或者因?yàn)殚l極驅(qū)動(dòng)損耗導(dǎo)致控制 IC 功耗過(guò)大。為解決這些問(wèn)題，工程人員通常會(huì)採(cǎi)用外部驅(qū)動(dòng)器。目前許多半導(dǎo)體廠商都有現(xiàn)成的 MOSFET 積體電路驅(qū)動(dòng)器解決方案，但因?yàn)槌杀究剂浚こ處熗鶗?huì)選擇比較低價(jià)的獨(dú)立元件。
上傳時(shí)間： 2013-11-19
上傳用戶：阿譚電器工作室
具備處理外部模擬信號(hào)功能是很多電子設(shè)備的基本要求。為了將模擬信號(hào)轉(zhuǎn)換為數(shù)字信 號(hào)，就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道，12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說(shuō)明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
上傳時(shí)間： 2013-10-27
上傳用戶：nostopper
無(wú)線感測(cè)器已變得越來(lái)越普及，短期內(nèi)其開(kāi)發(fā)和部署數(shù)量將急遽增加。而無(wú)線通訊技術(shù)的突飛猛進(jìn)，也使得智慧型網(wǎng)路中的無(wú)線感測(cè)器能夠緊密互連。此外，系統(tǒng)單晶片(SoC)的密度不斷提高，讓各式各樣的多功能、小尺寸無(wú)線感測(cè)器系統(tǒng)相繼問(wèn)市。儘管如此，工程師仍面臨一個(gè)重大的挑戰(zhàn)：即電源消耗。
標(biāo)簽： 能量采集 無(wú)線感測(cè)器
上傳時(shí)間： 2013-10-30
上傳用戶：wojiaohs
Single-Ended and Differential S-Parameters Differential circuits have been important incommunication systems for many years. In the past,differential communication circuits operated at lowfrequencies, where they could be designed andanalyzed using lumped-element models andtechniques. With the frequency of operationincreasing beyond 1GHz, and above 1Gbps fordigital communications, this lumped-elementapproach is no longer valid, because the physicalsize of the circuit approaches the size of awavelength.Distributed models and analysis techniques are nowused instead of lumped-element techniques.Scattering parameters, or S-parameters, have beendeveloped for this purpose [1]. These S-parametersare defined for single-ended networks. S-parameterscan be used to describe differential networks, but astrict definition was not developed until Bockelmanand others addressed this issue [2]. Bockelman’swork also included a study on how to adapt single-ended S-parameters for use with differential circuits[2]. This adaptation, called “mixed-mode S-parameters,” addresses differential and common-mode operation, as well as the conversion betweenthe two modes of operation.This application note will explain the use of single-ended and mixed-mode S-parameters, and the basicconcepts of microwave measurement calibration.
上傳時(shí)間： 2014-03-25
上傳用戶：yyyyyyyyyy
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
EMI返回電流路徑設(shè)計(jì)
上傳時(shí)間： 2013-10-12
上傳用戶：wang5829
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="0cqg4"></center>