是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：zhangzhenyu
圖形話(huà)介面顯示設(shè)計(jì), 主要透過(guò)Embedded Visual C
標(biāo)簽： Embedded Visual
上傳時(shí)間： 2016-04-25
上傳用戶(hù)：weiwolkt
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開(kāi)門(mén)...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶(hù)：wyc199288
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cxl274287265
MATLAB軟體應(yīng)用於數(shù)字語(yǔ)音辨識(shí) 很容易看的懂 希望大家多交流
標(biāo)簽： MATLAB 家 交流
上傳時(shí)間： 2016-05-06
上傳用戶(hù)：liglechongchong
電子書(shū)Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：yph853211
音視頻接口實(shí)驗(yàn)指導(dǎo)_391302865值得
標(biāo)簽： 391302865 音視頻 接口 實(shí)驗(yàn)指導(dǎo)
上傳時(shí)間： 2016-05-16
上傳用戶(hù)：fanboynet
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶(hù)：ippler8
Accelerated c++ 電子書(shū) 對(duì) c++ container 多有描述
標(biāo)簽： Accelerated container
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：helmos
wince設(shè)置MUTE,設(shè)置設(shè)備靜音的代碼CE下。
標(biāo)簽： wince MUTE 設(shè)備 代碼
上傳時(shí)間： 2014-12-07
上傳用戶(hù)：四只眼
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
