這是一般介紹安規(guī)設(shè)計(jì)的書籍，主要是給硬件工程師，以幫助其在設(shè)計(jì)之初就導(dǎo)入按規(guī)設(shè)計(jì)，減少后期修改麻煩。
標(biāo)簽： 設(shè)計(jì)手冊(cè) 安規(guī)
上傳時(shí)間： 2013-05-26
上傳用戶：wyaqy
歐姆龍與安川變頻器通訊實(shí)例，有實(shí)際教程、實(shí)際PLC梯形圖程序，帶注解
標(biāo)簽： PLC 歐姆龍 變頻器通訊
上傳時(shí)間： 2013-04-24
上傳用戶：fallen_leaves
Cadence 應(yīng)用注意事項(xiàng)(V1.6)
標(biāo)簽： Cadence 1.6 注意事項(xiàng)
上傳時(shí)間： 2013-06-28
上傳用戶：h886166
講解了在FPGA中時(shí)序設(shè)計(jì)時(shí)應(yīng)該注意的問題，并分享了設(shè)計(jì)經(jīng)驗(yàn)
標(biāo)簽： FPGA 時(shí)序設(shè)計(jì)
上傳時(shí)間： 2013-08-06
上傳用戶：竺羽翎2222
有關(guān)FPGA開發(fā)的有關(guān)注意，說明等，對(duì)初學(xué)者和熟手均有所幫助。
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-12
上傳用戶：songnanhua
總結(jié)設(shè)計(jì)中的重點(diǎn)及注意的地方，常出現(xiàn)錯(cuò)誤的地方等。
標(biāo)簽：
上傳時(shí)間： 2013-08-18
上傳用戶：佳期如夢(mèng)
詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLD 過程 如何提高
上傳時(shí)間： 2013-08-29
上傳用戶：wfeel
Allegro中網(wǎng)絡(luò)表的導(dǎo)入以及回編到Capture中的一些注意事項(xiàng)
標(biāo)簽： Allegro Capture 網(wǎng)絡(luò)表 注意事項(xiàng)
上傳時(shí)間： 2013-09-04
上傳用戶：hulee
allegro裝gerber的注意事項(xiàng)，很全。制版廠商經(jīng)常會(huì)要求這樣轉(zhuǎn)換。
標(biāo)簽： allegro gerber 注意事項(xiàng)
上傳時(shí)間： 2013-09-05
上傳用戶：q986086481
主要介紹仿真時(shí)可能出現(xiàn)的問題和應(yīng)該注意的事項(xiàng)．
標(biāo)簽： 仿真
上傳時(shí)間： 2013-09-29
上傳用戶：wvbxj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
