<label id="16161"><dl id="16161"></dl></label> 文件中詳細(xì)介紹 FLIR 雷達(dá)產(chǎn)品的各項(xiàng)技術(shù)數(shù)據(jù)
上傳時(shí)間： 2015-03-18
上傳用戶：戴斗笠的神秘人
本文提出一個(gè)根值4 蝴蝶元素使用(m, n) - 櫃臺(tái)減少硬體複雜, 延遲時(shí)間, 和電力消費(fèi)被介入在使用常規(guī)加法器。並且一臺(tái)修改過(guò)的換向器為FFT 算法被描述與用管道運(yùn)輸?shù)膶?shí)施一起為連續(xù)輸入資料減少資料記憶要求。
上傳時(shí)間： 2015-12-04
上傳用戶：541657925
與 奇數(shù)魔術(shù)方陣 相同，在於求各行、各列與各對(duì)角線的和相等，而這次方陣的維度是4的倍數(shù)。
標(biāo)簽：
上傳時(shí)間： 2013-12-18
上傳用戶：shus521
一．產(chǎn)品描述 提供8個(gè)觸摸感應(yīng)按鍵，二進(jìn)制(BCD)編碼輸出，具有一個(gè)按鍵承認(rèn)輸出的顯示，按鍵後的資料會(huì)維持到下次按鍵，可先判斷按鍵承認(rèn)的狀態(tài)。提供低功耗模式，可使用於電池應(yīng)用的產(chǎn)品。對(duì)於防水和抗干擾方面有很優(yōu)異的表現(xiàn)! 二．產(chǎn)品特色 1.工作電壓範(fàn)圍：3.1V – 5.5V 2. 工作電流： 3mA (正常模式)；15 uA (休眠模式) @5V 3. 8 個(gè)觸摸感應(yīng)按鍵 4.持續(xù)無(wú)按鍵 4 秒，進(jìn)入休眠模式 5. 提供二進(jìn)制(BCD)編碼直接輸出介面(上電 D2~D0/111) 6. 按鍵後離開，輸出狀態(tài)會(huì)維持到下次按鍵才會(huì)改變。 7. 提供按鍵承認(rèn)有效輸出，當(dāng)有按鍵時(shí)輸出低電平，無(wú)按鍵為高電平。 8. 可以經(jīng)由調(diào)整 CAP 腳的外接電容，調(diào)整靈敏度，電容越大靈敏度越高 9. 具有防水及水漫成片水珠覆蓋在觸摸按鍵面板，按鍵仍可有效判別 10. 內(nèi)建 LDO 增加電源的抗干擾能力 三．產(chǎn)品應(yīng)用 各種大小家電，娛樂(lè)產(chǎn)品 四．功能描述 1.VK3708BM 於手指按壓觸摸盤，在 60ms 內(nèi)輸出對(duì)應(yīng)按鍵的狀態(tài)。 2.單鍵優(yōu)先判斷輸出方式處理, 如果 K1 已經(jīng)承認(rèn)了, 需要等 K1 放開後, 其他按鍵才能再被承認(rèn)，同時(shí)間只有一個(gè)按鍵狀態(tài)會(huì)被輸出。 3.具有防呆措施, 若是按鍵有效輸出連續(xù)超過(guò) 10 秒, 就會(huì)做復(fù)位。 4.環(huán)境調(diào)適功能，可隨環(huán)境的溫濕度變化調(diào)整參考值，確保按鍵判斷工作正常。 5.可分辨水與手指的差異，對(duì)水漫與水珠覆蓋按鍵觸摸盤，仍可正確判斷按鍵動(dòng)作。但水不可於按鍵觸摸盤上形成“水柱”，若如此則如同手按鍵一般，會(huì)有按鍵承認(rèn)輸出。 6.內(nèi)建 LDO 及抗電源雜訊的處理程序，對(duì)電源漣波的干擾有很好的耐受能力。 7.不使用的按鍵請(qǐng)接地，避免太過(guò)靈敏而產(chǎn)生誤動(dòng)。 聯(lián)系人：許碩 QQ：191 888 5898 聯(lián)系電話：188 9858 2398（微信）
標(biāo)簽： KEYS 3708 SOP 16 BM VK 抗干擾 防水 省電
上傳時(shí)間： 2019-08-08
上傳用戶：szqxw1688
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
數(shù)字電子技朮
標(biāo)簽：
上傳時(shí)間： 2013-10-09
上傳用戶：1101055045
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
漫談Familiar + QPE在iPAQ的安裝與使用Windows CE, Palm O.S 兩者都提供一個(gè)完善的開發(fā)平臺(tái)
標(biāo)簽： O.S Familiar Windows Palm
上傳時(shí)間： 2013-12-26
上傳用戶：a673761058
LVDS技術(shù)： 低電壓差分訊號(hào)(LVDS)在對(duì)訊號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。本文針對(duì)LVDS與其他幾種介面標(biāo)準(zhǔn)之間的連接，對(duì)幾種典型的LVDS介面電路進(jìn)行了討論
上傳時(shí)間： 2014-01-13
上傳用戶：stvnash
ZLG500A12電子讀卡模塊使用指南文檔
上傳時(shí)間： 2015-07-13
上傳用戶：李彥東
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tt id="61111"></tt>