隨著科學技術水平的不斷提高，在科研和生產過程中為了更加真實的反映被測對象的性質，對測試系統的性能要求越來越高。傳統的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產的實際需要。USB技術的出現很好的解決了上述問題。USB總線具有支持即插即用、易于擴展、傳輸速率高(USB2.0協議下為480Mbps)等優點，已逐漸得到廣泛的應用。 本課題研究并設計了一套基于USB2.0的數據采集系統。論文首先詳細介紹了USB總線協議，然后從系統的總體結構、硬件電路、軟件程序以及系統性能檢測等幾個方面，詳細闡述了系統的設計思想和實現方案。系統采用雙12位A/D轉換器，提供兩條模擬信號通道，可以同時采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細介紹了其在SlaveFIFO接口模式下的電路設計和程序設計。系統應用FPGA芯片作系統的核心控制，控制系統的數據采集和與USB接口芯片的數據交換，并產生其中的邏輯控制信號和時序信號。同時應用FPGA芯片作系統的核心控制可提高了系統穩定性、減小設備的體積。系統的軟件設計，主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應用程序及其驅動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發平臺，雖然增加了復雜程度，但是軟件執行效率及重用性均得到提高。 最后，應用基于USB2.0的數據采集系統測試標準信號及電木的導熱系數，以驗證測試系統的可靠信與準確性。
上傳時間： 2013-04-24
上傳用戶：鳳臨西北
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-06-09
上傳用戶：lh25584
數據采集處理技術是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展，人們面臨的信號處理任務越來越繁重，對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優勢，在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術，為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案，并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現了該高速實時數據采集系統，并對系統功能進行驗證與分析，結果表明本設計完全能夠滿足系統的性能指標。
上傳時間： 2013-06-24
上傳用戶：lansedeyuntkn
多功能車輛總線一類設備是一個在列車通信網(TCN，TrainCommunication Network)中普遍使用的網絡接口單元。目前我國的新式列車大多采用列車通信網傳輸列車中大量的控制和服務信息。但使用的列車通信網產品主要為國外進口，因此迫切需要研制具有自主知識產權的列車通信網產品。 論文以一類設備控制器的設計為核心，采取自頂向下的模塊設計方法。將設備控制器分為同步層和數據處理層來分別實現對幀的發送與接收處理和對幀數據的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結合位同步的多點采樣法來提高采樣質量。幀分界符中的非數據符不需要進行曼徹斯特編碼，編碼時在非數據符位關閉編碼電路使非數據符保持原來的編碼輸出。 數據處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心，對接收的主幀進行分析，判斷是從通信存儲器相應端口取出應答從幀并發送，還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數據，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數據在傳輸中由于受到干擾和沖突等問題而出現錯誤，論文采用循環冗余檢驗碼結合偶檢驗擴展來對傳輸數據進行差錯控制。 最后，使用FPGA和硬件描述語言Verilog HDL開發出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網中總線管理器等高類設備的開發奠定了堅實的基礎。
上傳時間： 2013-07-27
上傳用戶：qazxsw
三維彩色信息獲取系統目的是獲取對象的三維空間坐標和顏色信息。它是計算機視覺研究的重要內容，也是當前信息科學研究中的一個重要熱點。 本文首先介紹了三維信息獲取技術的意義和實時可重構三維激光彩色信息獲取系統總體方案。該方案合理劃分了系統的圖像處理任務，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統結構及其工作原理和系統工作時序。 本文還研究了圖像處理系統中的數字邏輯設計，總結出了較完整、規范化的設計流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規范化映射方法，總結了在視頻系統中的高級設計技巧，包括并行流水線技術和循環結構的硬件實現方式等。 為了說明提出的設計方法，本文分析了基于自適應閾值的結構光條紋中心的方向模板快速檢測算法的硬件實現。該算法是把自適應閾值法與可變方向模板法相結合，具有穩定性好、精度高、計算簡單、數據存儲量小、實現速度快的特點，此外，該方法有利于硬件快速實現。實踐證明這種方法是實用的、有效的。 本文的重點在于研制了具有完全自主知識產權的實時可重構三維激光彩色信息獲取系統中視頻圖像處理專用集成電路。該集成電路是實現系統快速算法的核心，使用現場可編程器FPGA器件EPlK50實現提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實現系統所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉化為RGB真彩色信號的數據鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機交互式共同快速完成提取人頭正側影輪廓線算法。該專用集成電路研制是整個實時可重構三維激光彩色信息獲取系統實現的關鍵。
標簽：
上傳時間： 2013-07-23
上傳用戶：lguotao
數據采集技術是信息科學的重要組成部分，也是現代檢測技術的基礎。隨著現代科學技術的應用需求，數據采集經常與數據處理、存儲作為一個完整的系統用于航空航天、圖像分析、雷達探測等領域；另一方面，隨著制造工藝的發展，采...
上傳時間： 2013-05-23
上傳用戶：小小小熊
隨著計算機技術的突飛猛進以及移動通訊技術在日常生活中的不斷深入，數據采集不斷地向多路、高速、智能化的方向發展。本文針對此需求，實現了一種應用FPGA的多路、高速的數據采集系統，從而為測量儀器提供良好的采集數據。 本文設計了一種基于AD+FPGA+DSP的多路數據采集處理系統，針對此系統設計了基于AD9446的模數轉換采集板，再將模數轉換采集板的數據傳送至基于FPGA的采集控制模塊進行數據的壓縮以及緩沖存儲，最后由DSP調入數據進行數據的處理。本文的設計主要分為兩部分，一部分為模數轉換采集板的設計與調試，另一部分為采集控制模塊的設計與仿真。 經設計與調試，模數轉換模塊可為系統提供穩定可靠的數據，能穩定工作在百兆的頻率下；采集控制模塊能實時地完成數據壓縮與數據緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩定工作在百兆的頻率下。該系統為多路、高速的數據采集系統，并能穩定工作，從而能滿足電子測量儀器的要求。
上傳時間： 2013-05-24
上傳用戶：chuckbassboy
生物醫學信號是源于一個生物系統的一類信號，像心音、腦電、生物序列和基因以及神經活動等，這些信號通常含有與生物系統生理和結構狀態相關的信息，它們對這些系統狀態的研究和診斷具有很大的價值。信號拾取、采集和處理的正確與否直接影響到生物醫學研究的準確性，如何有效地從強噪聲背景中提取有用的生物醫學信號是信號處理技術的重要問題。 設計自適應濾波器對帶有工頻干擾的生物醫學信號進行濾波，從而消除工頻干擾，獲得最佳的濾波效果是本研究要解決的問題。生物醫學信號具有信號弱、噪聲強、頻率范圍較低、隨機性強等特點。由于心電(electrocardiogram，ECG)信號的確定性、穩定性、規則性都比其他生物信號高，便于準確評估和檢測濾波效果，本研究采用ECG信號作為原始的模板信號。 本研究將新的電子芯片技術與現代信號處理技術相結合，從過去單一的軟件算法研究，轉向軟件與硬件結合，從而提高自適應速度和精度，而且可以使系統的開發周期縮短、成本降低、容易升級和變更。 采用現場可編程邏輯器件(Field Programmable Gate Array，FPGA)作為新的ECG快速提取算法的硬件載體，加快信號處理的速度。為了將ECG快速提取算法轉換為常用的適合于FPGA芯片的定點數算法，研究中詳細分析了定點數的量化效應對自適應噪聲消除器的影響，以及對浮點數算法和定點數算法的復合自適應濾波器的各種參數的選擇，如步長因子和字長選擇。研究中以定點數算法中的步長因子和字長選擇，作為FPGA設計的基礎，利用串并結合的硬件結構實現自適應濾波器，并得到了預期的效果，準確提取改善后的ECG信號。 研究中，在MATLAB(Matrix Laboratry)軟件的環境下模擬，選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號，在浮點數情況下，原始信號通過采用最小均方LMS(LeastMean Squares)算法的浮點數自適應濾波器后，根據信噪比的改善和收斂速度，確定不同的最佳μ值，并在定點數情況下，在最佳μ值的情況下，原始信號通過采用LMs算法的定點數自適應濾波器后，根據信噪比的改善效果和采用硬件的經濟性，確定最佳的定點數。并了解LMS算法中步長因子、定點數字長值對信號信噪比、收斂速度和硬件經濟性的影響。從而得出針對含有工頻干擾的不同信噪比的原始ECG，應該采用什么樣的μ值和什么樣的定點數才能對原始ECG的改善和以后的硬件實現取得最佳的效果，并根據所得到的數據和結果，在FPGA上實現自適應濾波器，使自適應濾波器能對帶有工頻干擾的ECG原始信號有最佳的濾波效果。
上傳時間： 2013-04-24
上傳用戶：gzming
隨著圖像采集系統的廣泛應用，人們對CCD探測系統的要求日益提高。傳統的CCD探測系統由于結構復雜，造價較高，己不能滿足日益廣泛的應用需要。本文設計了一套基于單片FPGA的小型化與經濟化的CCD探測系統，能夠滿足空間光強的測量并實現光信號的識別和處理。 本文研究了CCD探測系統的基本結構。設計了基于單片FPGA的CCD探測系統的硬件電路原理圖，完成了硬件電路板制作與調試。系統FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設計，實現了CCD探測系統的小型化與經濟化的目標。利用FPGA器件實現了CCD驅動時序脈沖的設計、實現了單采樣與相關雙采樣的控制程序設計，利用FPGA的數字信號處理功能實現了相關雙采樣的信號處理。基于FPGA的可編程特性，在不改變外部電路的基礎上，通過程序的改變，對CCD驅動頻率、模數轉換器采樣時刻的選擇進行方便調節。系統與上位機的數據傳輸接口采用了網絡傳輸方案，充分發揮了網絡傳輸的遠距離傳輸、遠程訪問、信息共享等優勢，系統采用基于FPGA的NiosⅡ嵌入式處理器系統，通過對其應用軟件的開發，實現了系統與上位機之間數據的可靠性傳輸。
上傳時間： 2013-08-06
上傳用戶：hainan_256
