AMR7(LPC2148)的SD卡開發(fā)電子書
上傳時間： 2017-09-13
上傳用戶：xmsmh
Analog-Circuit-V（新概念模擬電路-電源電路-信號源和電源）
上傳時間： 2021-11-14
上傳用戶：aben
以諧波抑制，無功補償為主要功能的有源電力濾波器的基本理論已經(jīng)成熟，但是市場尚無成熟的諧波有源抑制產(chǎn)品，同時電網(wǎng)諧波問題日益突出，因此需要對有源電力濾波器進行產(chǎn)業(yè)化應(yīng)用研究。并聯(lián)有源電力濾波器以其安裝、維護方便，成為商用化產(chǎn)品的主流。所以本文針對并聯(lián)有源電力濾波器，展開產(chǎn)業(yè)化應(yīng)用研究。 本文研究工作首先由如下工程問題引出：并聯(lián)有源電力濾波器在補償辦公樓電氣負載產(chǎn)生的諧波電流時，會出現(xiàn)諧波放大現(xiàn)象。辦公樓電氣負載主要是計算機、開關(guān)電源、不間斷電源、電壓型變頻器等，這些都是電壓型諧波源．本文以電容濾波型整流電路（電壓型諧波源）的分析作為切入點，基于“分段線性化”方法，對并聯(lián)有源電力濾波器補償電容濾波型整流負載進行了穩(wěn)態(tài)分析，得到系統(tǒng)的電流和電壓波形，進而獲得其頻譜特性。通過本文所述穩(wěn)態(tài)分析方法，可以從理論上理解并聯(lián)有源電力濾波器補償電容濾波型整流負載的工作過程，對有源電力濾波器的應(yīng)用研究具有重要的理論和實際意義。 本文在分析辦公樓負載電氣特性的基礎(chǔ)上，建立了有源電力濾波器補償容性負載的簡化模型，依據(jù)該模型分析了負載中容性元件的電容值與諧波電流放大之間的關(guān)系；為了克服諧波放大現(xiàn)象，本文首先通過負載電流采樣環(huán)節(jié)后加裝濾波器的方式，將電流諧振頻率分量從采樣值中濾除，雖然達到了抑制諧波放大的目的，但是由于延時的引入，使得補償后網(wǎng)側(cè)電流畸變率（THD）急劇升高；然后根據(jù)這一思路，采用基于快速傅立葉變換（FFT）的有選擇諧波補償方法將電流諧振頻率分量從負載電流采樣值中濾除，使得系統(tǒng)在諧振頻率處變?yōu)殚_環(huán)控制，使系統(tǒng)穩(wěn)定。經(jīng)過對辦公樓負載的實際并網(wǎng)諧波補償實驗證明基于FFT的有選擇諧波補償方法對于抑制諧波放大是有效的。本創(chuàng)新點的研究工作對于實際工程應(yīng)用具有參考價值。 為了滿足大容量的諧波抑制要求，本文提出了模塊化有源電力濾波器并聯(lián)補償方案，該方案的特點是模塊化結(jié)構(gòu)及N+1冗余并聯(lián)控制策略、主從總線結(jié)構(gòu)及主機產(chǎn)生、負載電流檢測方案以及并聯(lián)均流策略。主機產(chǎn)生及負載電流檢測是這一并聯(lián)方案的突出特點，體現(xiàn)了本文的創(chuàng)新性工作。本文還對多模塊并聯(lián)系統(tǒng)進行了建模和穩(wěn)定性研究；依據(jù)模塊化并聯(lián)補償方案，在省科技計劃重點項目的支持下，對有源電力濾波器進行產(chǎn)業(yè)化研究，從項目方案、設(shè)計、器件選型，樣機調(diào)試、滿功率運行及性能檢測、樓宇負載與工業(yè)負載的實際并網(wǎng)實驗，直至工業(yè)樣機定型，對有源電力濾波器的產(chǎn)業(yè)化應(yīng)用研究起了較大的推進作用，支撐項目目前已經(jīng)有定型的工業(yè)化產(chǎn)品推出。 全文圍繞上述三個方面展開，章節(jié)分排如下：（1）第一章從實際應(yīng)用角度，總結(jié)闡述了有源電力濾波技術(shù)在諧波檢測、電流跟蹤控制、拓撲結(jié)構(gòu)三個方面的研究進展；（2）第二章對并聯(lián)有源電力濾波器補償電容濾波型整流負載進行了穩(wěn)態(tài)分析；（3）第三章分析了有源電力濾波器補償容性負載時出現(xiàn)的諧波放大現(xiàn)象，并利用FFT方法使得系統(tǒng)在諧振頻率處變?yōu)殚_環(huán)控制，達到抑制諧波放大的目的；（4）第四章、第五章提出有源電力濾波器模塊化并聯(lián)方案，并詳細說明了模塊化并聯(lián)系統(tǒng)的設(shè)計和實驗；（5）第六章對全文進行了總結(jié)，并對今后的研究工作進行了展望。
標簽： 并聯(lián) 工程 關(guān)鍵技術(shù)
上傳時間： 2013-04-24
上傳用戶：JANEM
附錄 光盤說明\r\n本書附贈的光盤包括各章節(jié)實例的設(shè)計工程與源碼，所有工程在下列軟件環(huán)境下運行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實例名稱的對應(yīng)關(guān)系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡單例子的代碼 \r\n拷貝到MATLAB命令窗口進行運行，也可以把
上傳時間： 2013-08-11
上傳用戶：ecooo
基于FPGA的交通燈的設(shè)計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現(xiàn)\r\n
上傳時間： 2013-08-18
上傳用戶：BOBOniu
CPLD源碼 達芬奇開發(fā)套件 很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)
上傳時間： 2013-09-01
上傳用戶：pei5
VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計者有很好的指導(dǎo)作用\r\n
上傳時間： 2013-09-03
上傳用戶：kaje
VERILOG HDL 實際工控項目源碼\r\n開發(fā)工具 altera quartus2
上傳時間： 2013-09-05
上傳用戶：youmo81
AT89C2051驅(qū)動步進電機的電路和源碼:AT89C2051驅(qū)動步進電機的電路和源碼 程序:stepper.c stepper.hex/* * STEPPER.C * sweeping stepper's rotor cw and cww 400 steps * Copyright (c) 1999 by W.Sirichote */＃i nclude c:\mc5151io.h /* include i/o header file */ ＃i nclude c:\mc5151reg.hregister unsigned char j,flag1,temp; register unsigned int cw_n,ccw_n;unsigned char step[8]={0x80,0xc0,0x40,0x60,0x20,0x30,0x10,0x90} #define n 400/* flag1 mask byte 0x01 run cw() 0x02 run ccw() */main(){ flag1=0; serinit(9600); disable(); /* no need timer interrupt */ cw_n = n; /* initial step number for cw */ flag1 |=0x01; /* initial enable cw() */while(1){ { tick_wait(); /* wait for 10ms elapsed */energize(); /* round-robin execution the following tasks every 10ms */ cw(); ccw(); } }}cw(){ if((flag1&0x01)!=0) { cw_n--; /* decrement cw step number */ if (cw_n !=0) j++; /* if not zero increment index j */ else {flag1&=~0x01; /* disable cw() execution */ ccw_n = n; /* reload step number to ccw counter */ flag1 |=0x02; /* enable cww() execution */ } }
上傳時間： 2013-11-21
上傳用戶：boyaboy
5條金魚的源碼，^_^。很是經(jīng)典，這個flash也被引用了n次
標簽： 源碼
上傳時間： 2013-11-25
上傳用戶：epson850
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
