摘要：采用共源共柵運算放大器作為驅(qū)動，設計了一種高電源抑制比和低溫度系數(shù)的帶隙基準電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達到-100dB，電源電壓在2.5耀4.5V之間時輸出電壓Vref的擺動為0.2mV，是一種有效的基準電壓實現(xiàn)方法.關鍵詞：帶隙基準電壓源；電源抑制比；溫度系數(shù)
標簽：
高電源抑制
帶隙基準
電壓源
上傳時間：
2013-11-19
上傳用戶：王成林。
