近年來，以電池作為電源的微電子產(chǎn)品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設(shè)計技術(shù)正成為微電子行業(yè)研究的熱點(diǎn)之一。 在模擬集成電路中，運(yùn)算放大器是最基本的電路，所以設(shè)計低電壓、低功耗的運(yùn)算放大器非常必要。在實(shí)現(xiàn)低電壓、低功耗設(shè)計的過程中，必須考慮電路的主要性能指標(biāo)。由于電源電壓的降低會影響電路的性能，所以只實(shí)現(xiàn)低壓、低功耗的目標(biāo)而不實(shí)現(xiàn)優(yōu)良的性能(如高速)是不大妥當(dāng)?shù)摹?論文對國內(nèi)外的低電壓、低功耗模擬電路的設(shè)計方法做了廣泛的調(diào)查研究，分析了這些方法的工作原理和各自的優(yōu)缺點(diǎn)，在吸收這些成果的基礎(chǔ)上設(shè)計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運(yùn)算放大器。在設(shè)計輸入級時，選擇了兩級直接共源一共柵輸入級結(jié)構(gòu)；為穩(wěn)定運(yùn)放輸出共模電壓，設(shè)計了共模負(fù)反饋電路，并進(jìn)行了共模回路補(bǔ)償；在偏置電路設(shè)計中，電流鏡負(fù)載并不采用傳統(tǒng)的標(biāo)準(zhǔn)共源-共柵結(jié)構(gòu)，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結(jié)構(gòu)；為了提高效率，在設(shè)計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達(dá)到了軌對軌；并采用帶有調(diào)零電阻的密勒補(bǔ)償技術(shù)對運(yùn)放進(jìn)行頻率補(bǔ)償。 采用標(biāo)準(zhǔn)的上華科技CSMC 0.6μpm CMOS工藝參數(shù)，對整個運(yùn)放電路進(jìn)行了設(shè)計，并通過了HSPICE軟件進(jìn)行了仿真。結(jié)果表明，當(dāng)接有5 pF負(fù)載電容和20 kΩ負(fù)載電阻時，所設(shè)計的CMOS運(yùn)放的靜態(tài)功耗只有9.6 mW，時延為16.8ns，開環(huán)增益、單位增益帶寬和相位裕度分別達(dá)到82.78 dB，52.8 MHz和76°，而所設(shè)計的BiCMOS運(yùn)放的靜態(tài)功耗達(dá)到10.2 mW，時延為12.7 ns，開環(huán)增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項(xiàng)技術(shù)指標(biāo)都達(dá)到了設(shè)計要求。
標(biāo)簽： CMOSBiCMOS 低壓 低功耗
上傳時間： 2013-06-29
上傳用戶：saharawalker
RS-232／RS-485 無源轉(zhuǎn)換電路設(shè)計
上傳時間： 2013-06-30
上傳用戶：rocwangdp
隨著對電能應(yīng)用高效率的要求，基于電力電子技術(shù)的非線性負(fù)載等開關(guān)設(shè)備的應(yīng)用越來越普遍，這些開關(guān)設(shè)備造成的諧波成分對電網(wǎng)的污染也越來越嚴(yán)重。這些諧波會影響其它電氣設(shè)備的正常工作，危及電網(wǎng)安全。電力有源濾波器由于能對頻率和幅值都變化的諧波進(jìn)行跟蹤補(bǔ)償，得到了廣泛的研究。 本文是在課題組380V、260kVA純有源電力濾波器項(xiàng)目方案的論證階段，為提高大容量單臺純有源濾波器的效率和動、穩(wěn)態(tài)性能而做的分析、設(shè)計和仿真驗(yàn)證工作。論文首先介紹了通過LCL濾波器與電網(wǎng)相連的并聯(lián)電力有源濾波器的主電路結(jié)構(gòu)，進(jìn)而分析了這種主電路結(jié)構(gòu)在大容量和低開關(guān)頻率場合對開關(guān)紋波衰減的優(yōu)勢。通過比較PI控制和狀態(tài)反饋控制，選取全狀態(tài)反饋來達(dá)到對系統(tǒng)的穩(wěn)定控制。 將電網(wǎng)處理為擾動輸入，對LCL主電路在靜止abc坐標(biāo)系中進(jìn)行了建模，然后選取系統(tǒng)閉環(huán)期望極點(diǎn)設(shè)計了控制系統(tǒng)。為消除電網(wǎng)這個外部輸入對指令電流跟蹤的影響，引入了電壓前饋，并從理論上推導(dǎo)了前饋的具體關(guān)系式。之后引入了觀測器，并把對電網(wǎng)輸入的建模考慮進(jìn)了觀測器，消除了電網(wǎng)輸入對狀態(tài)估計和補(bǔ)償輸出造成的偏差。在電力有源濾波器實(shí)際安裝時，電網(wǎng)進(jìn)線和變壓器的電感是不確定的，其會加在LCL的網(wǎng)側(cè)電感上，從而使對系統(tǒng)基于狀態(tài)空間的建模產(chǎn)生偏差，因此文章研究了所設(shè)計的控制器對LCL網(wǎng)側(cè)電感變化的適應(yīng)性。為保證電力有源濾波器的穩(wěn)態(tài)指標(biāo)，對狀態(tài)反饋后的系統(tǒng)設(shè)計了重復(fù)控制器。 最后，基于設(shè)計的控制器在MATLAB/Simulink環(huán)境下建立了對1MW不控整流負(fù)載進(jìn)行補(bǔ)償?shù)碾娏τ性礊V波器系統(tǒng)模型，進(jìn)行了仿真；并對動靜態(tài)性能進(jìn)行了分析，驗(yàn)證了設(shè)計和理論分析的正確性。
上傳時間： 2013-06-20
上傳用戶：哇哇哇哇哇
應(yīng)用于煤礦、石化等易燃易爆環(huán)境的電子設(shè)備必須滿足防爆的要求，本質(zhì)安全型是最佳的防爆形式。本質(zhì)安全型開關(guān)電源具有重量輕、體積小、制造工藝簡單、成本低、安全性能高等優(yōu)點(diǎn)，因而具有廣闊的發(fā)展前景。單端反激變換器是開關(guān)變換器的一種基本的拓?fù)浣Y(jié)構(gòu)，在實(shí)際中應(yīng)用比較廣泛，因此對單端反激變換器進(jìn)行本質(zhì)安全特性分析是本質(zhì)安全開關(guān)電源設(shè)計的重要基礎(chǔ)。本質(zhì)安全型開關(guān)變換器的設(shè)計，主要是對變換器中的儲能元件進(jìn)行設(shè)計，即變換器中的電感和輸出濾波電容進(jìn)行設(shè)計。 本文對變換器的靜態(tài)特性進(jìn)行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個動態(tài)范圍內(nèi)的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對單端反激變換器的本質(zhì)安全特性進(jìn)行了分析，得出輸出本質(zhì)安全型單端反激變換器的非爆炸判斷方法，并通過安全火花試驗(yàn)裝置對變換器進(jìn)行爆炸性試驗(yàn)，驗(yàn)證了輸出本安判據(jù)的正確性。得出輸出本質(zhì)安全型單端反激變換器的設(shè)計方法，以同時滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質(zhì)安全型單端反激變換器電感、電容參數(shù)的設(shè)計范圍。給出了具體實(shí)例，并進(jìn)行仿真和試驗(yàn)研究，仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性和設(shè)計方法的可行性。
上傳時間： 2013-06-25
上傳用戶：水中浮云
近幾十年來,由于大功率電力電子裝置的廣泛應(yīng)用,使公用電網(wǎng)受到諧波電流和諧波電壓的污染日益嚴(yán)重,功率因數(shù)低,電能利用率低。為了抑制電網(wǎng)的諧波,提高功率因數(shù),人們通常采用無功補(bǔ)償、有源、無源濾波器等對電網(wǎng)環(huán)境進(jìn)行改善。近年來,功率因數(shù)校正技術(shù)作為抑制諧波電流,提高功率因數(shù)的行之有效的方法,備受人們的關(guān)注。 本文在參閱國內(nèi)外大量文獻(xiàn)的基礎(chǔ)上,綜述了近年來國內(nèi)外功率因數(shù)校正的發(fā)展?fàn)顩r,簡要分析了無源功率因數(shù)與有源功率因數(shù)的優(yōu)、缺點(diǎn),并詳細(xì)分析了有源功率因數(shù)校正的基本原理和控制方法。在通過對主電路拓?fù)渑c控制方法的優(yōu)、缺點(diǎn)比較后,選擇BOOST變換器作為主電路拓?fù)?采用基于平均電流控制的UC3854控制器,設(shè)計了容量為300W的兩級有源功率因數(shù)校正電路的前一級電路,計算了主電路與控制電路的元件參數(shù)。根據(jù)此參數(shù),基于MATLAB環(huán)境下對功率因數(shù)校正前、后的電路進(jìn)行了仿真,通過仿真波形的分析。最后搭建實(shí)驗(yàn)電路進(jìn)行實(shí)驗(yàn),采集實(shí)驗(yàn)波形,對實(shí)驗(yàn)結(jié)果進(jìn)行分析,進(jìn)-步驗(yàn)證了本設(shè)計參數(shù)的正確性與準(zhǔn)確性。 本文功率因數(shù)校正電路的設(shè)計,使電路的功率因數(shù)得到了明顯的改善,達(dá)到了設(shè)計要求,同時電路的總諧波畸變因數(shù)控制在了一定的范圍,減少了對電網(wǎng)的污染。并且電路的輸出電壓穩(wěn)定,為后一級的電路設(shè)計奠定了基礎(chǔ)。
標(biāo)簽： 3854 UC 有源功率因數(shù)
上傳時間： 2013-05-22
上傳用戶：源碼3
工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設(shè)備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當(dāng)今國內(nèi)外研究的一大熱點(diǎn)。 隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實(shí)現(xiàn)。數(shù)字控制的特有優(yōu)點(diǎn)：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實(shí)現(xiàn)先進(jìn)控制等，使得所設(shè)計的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當(dāng)今于開關(guān)電源產(chǎn)品設(shè)計的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進(jìn)行了比較和分析，在前面的基礎(chǔ)上提出了：三相三開關(guān)三電平拓?fù)浣Y(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點(diǎn)及其在電力電子裝置中的應(yīng)用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設(shè)計理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設(shè)計方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應(yīng)用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進(jìn)行仿真，驗(yàn)證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設(shè)計。對于三相變換器這種復(fù)雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實(shí)現(xiàn)。一是因?yàn)槟Ｐ碗y以建立二是即使建立起一個模型，由于電路復(fù)雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗(yàn)證設(shè)計方法和設(shè)計參數(shù)的正確性。
標(biāo)簽： DSP 三相 有源功率因數(shù)校正
上傳時間： 2013-05-31
上傳用戶：wengtianzhu
UBoot源碼分析及在S3C2440的移植過程
上傳時間： 2013-04-24
上傳用戶：CETM008
作為電子類專業(yè)學(xué)生，實(shí)驗(yàn)是提高學(xué)生對所學(xué)知識的印象以及發(fā)現(xiàn)問題和解決問題的能力，增加學(xué)生動手能力的必須環(huán)節(jié)。本設(shè)計的目的就是開發(fā)一套滿足學(xué)生實(shí)驗(yàn)需求的信號源，基于此目的本信號源并不需要突出的性能，但經(jīng)濟(jì)上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學(xué)生在此平臺上認(rèn)識信號源原理，同時方便在此平臺上進(jìn)行拓展開發(fā)。 設(shè)計中運(yùn)用虛擬儀器技術(shù)將計算機(jī)屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發(fā)控制電路，為后續(xù)開發(fā)留下了空間，同時節(jié)省了成本。本設(shè)計采用地址線16位，數(shù)據(jù)線12位的靜態(tài)RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進(jìn)行濾波。啟動信號時軟件需要先將波形數(shù)據(jù)預(yù)存在存儲器中便于調(diào)用，最后得到的結(jié)果基本滿足教學(xué)實(shí)驗(yàn)的需求。 本文結(jié)構(gòu)上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設(shè)計的初衷，然后介紹了信號源的整體結(jié)構(gòu)，總體模塊。以下章節(jié)首先介紹FPGA內(nèi)部設(shè)計，包括總體結(jié)構(gòu)和幾大部分模塊，包括：時鐘產(chǎn)生電路，相位累加器，數(shù)據(jù)輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設(shè)計，包括存儲器選擇，幅度控制電路的設(shè)計以及濾波器電路的設(shè)計，本設(shè)計的幅度控制采用兩級DA級聯(lián)，以及后端電阻分壓網(wǎng)絡(luò)調(diào)節(jié)的方式進(jìn)行設(shè)計，提高了幅度調(diào)節(jié)的范圍。對于濾波器的設(shè)計，依據(jù)不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設(shè)計部分，分成兩個部分，對于底層驅(qū)動程序采用以Labwindows/CVI為平臺進(jìn)行開發(fā)，利用其編譯和執(zhí)行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進(jìn)行開發(fā)，充分利用其圖化設(shè)計，易于擴(kuò)展。 論文最后對所做工作進(jìn)行了總結(jié)，提出了進(jìn)一步改進(jìn)的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時間： 2013-07-24
上傳用戶：ca05991270
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構(gòu)簡單等特點(diǎn)；接著對輸出信號頻譜進(jìn)行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測試結(jié)果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
