是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
圖形話介面顯示設計, 主要透過Embedded Visual C
標簽： Embedded Visual
上傳時間： 2016-04-25
上傳用戶：weiwolkt
Cisco 電話概論文章,語音技術概略
標簽： Cisco
上傳時間： 2016-04-26
上傳用戶：weixiao99
這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關開門...等
標簽： Verilog 控制 程序
上傳時間： 2016-05-04
上傳用戶：wyc199288
電子書Absolute.C.plus.plu
標簽： Absolute plus plu
上傳時間： 2013-12-23
上傳用戶：yph853211
三星S3C2410，WinCE4.2的BSP源文件，支持2-port Usb Host，可同時插入兩個U盤等USB設備.
標簽： S3C2410 三星
windows核心編程chm附源代碼 本書在高階技術(尤涉作業系統核心)方面居崇高位,不少名書也常推薦此書以補不足。本書基本以作業系統觀念為主，輔以範例驗證之。讀者群設定在具備32位元Windows程式經驗者。"Richter在實作技巧是位高手。諸君，試安裝本書所附光碟片你就知道了，我只能用華麗兩字來形容。"引自臺灣候杰先生語。
標簽： windows chm 核心 系統
上傳時間： 2014-07-06
上傳用戶：水口鴻勝電器
clock_spliter 採用彈性設計 , 可調整週期寬度.
標簽： clock_spliter
上傳時間： 2013-12-27
上傳用戶：TF2015
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
FPGA可促進嵌入式系統設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
標簽： FPGA 嵌入式 系統 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
蟲蟲下載站版權所有 京ICP備2021023401號-1
