機(jī)率神經(jīng)網(wǎng)路分類器之高階合成。對(duì)研究概率神經(jīng)網(wǎng)絡(luò)很有幫助的。質(zhì)量很高的論文
標(biāo)簽： 分 合成 概率神經(jīng)網(wǎng)絡(luò) 質(zhì)量
上傳時(shí)間： 2016-04-07
上傳用戶：jcljkh
pppoe在windows實(shí)現(xiàn)的miniport驅(qū)動(dòng)源代碼
標(biāo)簽： miniport windows pppoe 驅(qū)動(dòng)
上傳時(shí)間： 2016-04-09
上傳用戶：yepeng139
OPNET的介紹電子書，包含模組的創(chuàng)見和連結(jié)、網(wǎng)路協(xié)定的設(shè)計(jì)等介紹
標(biāo)簽： OPNET
上傳時(shí)間： 2014-01-08
這是MODBUS軟體的範(fàn)例程式 希望對(duì)各位有幫助 趕快去下載吧!
標(biāo)簽： MODBUS 程式
上傳時(shí)間： 2013-11-29
上傳用戶：kr770906
SAS是功能強(qiáng)大的統(tǒng)計(jì)軟體，其程式碼有8成是用C所開發(fā)。此檔案提供豐富的SAS SQL程式碼，可幫助你解決相關(guān)的資料問題問題。
標(biāo)簽： SAS
上傳時(shí)間： 2014-11-24
上傳用戶：sevenbestfei
tiny tcpip on 8051 可以利用在單片機(jī) 各種相關(guān)應(yīng)用
標(biāo)簽： tcpip tiny 8051 on
上傳時(shí)間： 2016-04-16
上傳用戶：liuchee
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶：weixiao99
J.Bloch(AddisonWesley2005)Java解惑，關(guān)于java學(xué)習(xí)中的一些問題
標(biāo)簽： AddisonWesley Bloch 2005 Java
上傳時(shí)間： 2016-05-02
上傳用戶：cxl274287265
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
