三種方法讀取鍵值 使用者設計行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時產生一個外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態判斷哪個按鍵被按下。 本實驗採用中斷式實現使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對應列的鍵被按下。否則掃描下一行。 反轉法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結構。按鍵按下將會使行列連成通路，這也是見的使用者鍵盤設計電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時間： 2013-11-12
上傳用戶：a673761058
特點 精確度0.1%滿刻度 ±1位數 可量測 交直流電流/交直流電壓/電位計/傳送器/Pt-100/荷重元/電阻 等信號 顯示范圍-1999-9999可任意規劃 具有異常值與異常次數記錄保留功能 異常信號過高或過低或范圍內或范圍外檢測可任意設定 報警繼電器復歸方式可任意設定 尺寸小,穩定性高 2.主要規格 精確度: 0.1% F.S. ±1 digit 0.2% F.S. ±1 digit(AC) 取樣時間: 16 cycles/sec. 顯示值范圍: -1999 - +9999 digit adjustable 啟動延遲動作時間: 0-99.9 second adjustable 繼電器延遲動作時間: 0-99.9 second adjustable 繼電器復歸方式: Manual (N) / latch(L) can be modified 繼電器動作方向: HI /LO/GO/HL can be modified 繼電器容量: AC 250V-5A, DC 30V-7A 過載顯示: "doFL" 溫度系數: 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 14.22mm(.56")(PV) Red high efficiency LEDs high 7.0mm(.276")(NO) 參數設定方式: Touch switches 記憶型式 : Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用環境條件 : 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-11-02
上傳用戶：fandeshun
特點 最高輸入頻率 10KHz 計數速度 50/10000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預設刻度功能 前置量設定功能(二段設定)可選擇 數位化指撥設定操作簡易 計數暫時停止功能 3組報警功能 2:主要規格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <5KHz (quadrature mode) 輸出動作時間 : 0.1 to 99.9 second adjustable 輸出復歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數設定方式: Touch switches 感應器電源: 12VDC +/-3%(<60mA) ( 感應器電源 ) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環境條件: 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-11-12
上傳用戶：909000580
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
線程通信 本 文 我 們 將 在VC++4.1 環 境 下 介 紹 一 個 父 進 程 和 其 子 進 程 的 通 信 實 例。 在 父 進 程Parent 窗 口 中 按 一 下 鼠 標 左 鍵， 就 會 產 生 一 個Pipe 和 啟 動 子 進 程Child， 并 從Pipe 一 端 發 送 信 息， 同 時Child 啟 動 后 會 創 建 一 個 工 作 線 程， 專 門 用 來 從 管 道 的 另 一 端 讀 入 數 據。 通 過 父 進 程 菜 單 項 的 控 制 來 改 變 圖 形 形 狀 參 數， 并 傳 給Child 使 之 在 自 己 的 窗 口 中 繪 出 響 應 的 圖 形。 下 面 分 別 就 父 進 程Parent 和 子 進 程Child 來 進 行 說 明。
上傳時間： 2015-02-26
上傳用戶：hopy
ADT BinaryTree 的實現及驗證程序采用的主要數據結構：二叉樹、棧、隊算法思想：1、 先序建樹、輸出樹、后序遍歷用遞歸方法。性能分析：O( n )2、 先序遍歷、中序遍歷：性能分析：O( n )(1) 若遇到新節點非空則先入棧，然后訪問其左子樹。(2) 若為空則將棧頂結點出棧，訪問其右子樹。(3) 循環1、2直到棧為空且無節點可入棧。先序與中序的區別是：先序在入棧時訪問節點，中序在出棧時訪問節點。3、 層遍歷：性能分析：O( n )(1) 根節點入隊(2) 節點出隊并訪問(3) 若節點有左孩子，則左孩子入隊；有右孩子，則右孩子入隊。(4) 重復2、3直到隊列為空。4、 線索樹：算法與先序遍歷、中序遍歷一樣，只是將訪問節點的Visit函數改為連接前驅與后繼的操作。性能分析：O(
標簽： BinaryTree ADT 性能分析 樹
上傳時間： 2014-12-20
上傳用戶：SimonQQ
廣義表是線性表的推廣。廣義表是n個元素的有限序列，元素可以是原子或一個廣義表，記為LS。 若元素是廣義表稱它為LS的子表。若廣義表非空，則第一個元素稱表頭，其余元素稱表尾。 表的深度是指表展開后所含括號的層數。 把與樹對應的廣義表稱為純表，它限制了表中成分的共享和遞歸； 允許結點共享的表稱為再入表； 允許遞歸的表稱為遞歸表； 相互關系：線性表∈純表∈再入表∈遞歸表； 廣義表的特殊運算：1）取表頭head(LS)；2）取表尾tail(LS)
上傳時間： 2014-01-17
上傳用戶：2467478207
此軟件包包含了模擬I2C C51程序軟件包和ZLG7290的C51程序然后包。 軟件包的接口界面： （1） bit ISendByte(uchar sla,uchar c) （無子地址）寫單字節數據 （現行地址寫） （2） bit IRcvByte(uchar sla,uchar *c) （無子地址）讀單字節數據 （現行地址讀） （3） bit ISendStr(uchar sla,uchar suba,uchar *s,uchar no)（有子地址）讀N字節數據 （4） bit IRcvStr(uchar sla,uchar suba,uchar *s,uchar no) （有子地址）寫N字節數據 （5） bit ISendStr(uchar sla,uchar *s,uchar no) （無子地址）寫多字節數據 （6） bit IRcvStr(uchar sla,uchar *s,uchar no) （無子地址）讀單字節數據 （7） unsigned char ZLG7290_SendData(unsigned char SubAdd,unsigned char Data) （8） void ZLG7290_SendBuf(unsigned char * disp_buf,unsigned char num) （9） unsigned char ZLG7290_SendCmd(unsigned char Data1,unsigned char Data2) （10）unsigned char ZLG7290_GetKey()
上傳時間： 2013-12-05
上傳用戶：hongmo
Lattice 公 司 把 當 今 兩 種 最 新 的 系 統 設 計 技 術，VHDL 和 在 系 統 可 編 程 ( ISP ) 邏 輯 器 件 聯 系 在 一 起， 構 成 了isp-VHDl Viewlogic 系 統。isp-VHDL 是 進 行 電 子 系 統 設 計 的 強 有 力 的 工 具， 使 用 它 可 以 加 快 設 計 產 品 投 放 市 場 的 時 間。 isp-VHDL Viewlogic 軟 件 能 用 于 各 種 邏 輯 設 計， 這 套 軟 件 具 有 功 能 強 大 的 VHDL 綜 合、原 理 圖 輸 入、功 能 與 時 序 仿 真、ispDS+ 適 配 器 和 ispDOWNLOAD 能 力。
標簽： Lattice
上傳時間： 2014-01-06
上傳用戶：luopoguixiong
《C++ 程式語言經典本》，The C++ Programming Language, 3rd edition 中譯本的序、 第一章、 第二章、 第三章、 附錄Ｂ的電子檔 此處採用的是由華康科技 所開發的 DynaDoc 格式。 內附DynaDoc 閱覽器
標簽： 程式
上傳時間： 2014-12-06
上傳用戶：LIKE
