布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
標簽： EDATOOL VHDL 乘法器 程序
上傳時間： 2015-05-20
上傳用戶：zycidjl
EDA的工具介紹(WORD檔)<沒有解壓縮密碼>
標簽： WORD EDA lt gt
上傳時間： 2013-12-25
上傳用戶：tedo811
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
解壓內容：ACE自適配通信環境（代序）.pdf ACE的目標用戶是高性能和實時通信服務和應用的開發者。它簡化了使用進程間通信、事件多路分離、顯式動態鏈接和并發的OO網絡應用和服務的開發。此外，通過服務在運行時與應用的動態鏈接，ACE使系統的配置和重配置得以自動化。
標簽： ACE 服務 解壓
上傳時間： 2015-05-21
上傳用戶：royzhangsz
基于80C51F020的16路開關量兩路模擬量控制通用程序，使用兩個獨立232串口于PC連接
標簽： 80C51F020 開關量 模擬量 控制
上傳時間： 2014-01-09
上傳用戶：小鵬
這是當初在學網路程式時所寫的，所以有很多很多地方可以改進， 有心人士就拿去亂改吧！ 先執行(server) Server 然後再開兩個 (Client) LoginFrame 就能連了。 那個密碼部份是假的，沒有啥用處，可以把它改成輸入ip ， 當初是直接設 127.0.0.1，以方便測試。
標簽： 程式
上傳時間： 2014-12-03
上傳用戶：jackgao
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: 為確保產品之製造性, R&D在設計階段必須遵循Layout相關規範, 以利製造單位能順利生產, 確保產品良率, 降低因設計而重工之浪費.
標簽： Layout 1.70 Rule PCB
上傳時間： 2015-05-23
上傳用戶：it男一枚
多路復用技術
標簽： 多路復用技術
上傳時間： 2015-05-24
上傳用戶：924484786
ｄｓｐ平臺的一路采集顯示算法源碼。詳細介紹路采集顯示。
標簽： 采集 算法 源碼 詳細介紹
上傳時間： 2014-01-25
上傳用戶：gyq
簡單實現了A*尋路算法，運行時單擊鼠標隨機生成始點和終點，然后尋找到始點到終點的最短距離。
標簽： 算法
上傳時間： 2015-05-27
上傳用戶：wcl168881111111
蟲蟲下載站版權所有 京ICP備2021023401號-1
