是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：zhangzhenyu
Cisco 電話(huà)概論文章,語(yǔ)音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶(hù)：weixiao99
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開(kāi)門(mén)...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶(hù)：wyc199288
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cxl274287265
電子書(shū)Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：yph853211
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶(hù)：ippler8
Accelerated c++ 電子書(shū) 對(duì) c++ container 多有描述
標(biāo)簽： Accelerated container
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：helmos
解power flow CODE(學(xué)電力系統(tǒng)必備的東西)(內(nèi)含詳細(xì)註解)
標(biāo)簽： power flow CODE 系統(tǒng)
上傳時(shí)間： 2013-11-29
上傳用戶(hù)：wab1981
接收機(jī)的經(jīng)典電子書(shū)想學(xué)習(xí)的人多多下載對(duì)你有幫助的
標(biāo)簽： 接收
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：lanwei
很實(shí)用的太陽(yáng)能小夜燈 供電2V,充電電池為兩個(gè)1.2V並聯(lián),J3並接4個(gè)高亮LED. 太陽(yáng)能電池2V 充電電池1.2V 900mAh D1 1N5817TB Q1 Q4 S9013 Q2 S9014 Q3 S9015 R1 2M R2 3.3M R3 68K R4 6.8K R5 560
標(biāo)簽： 1.2 N5817 S9013 S9014
上傳時(shí)間： 2014-01-02
上傳用戶(hù)：refent
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
