隨著數字圖像處理技術的發展，圖像處理系統在日常生活、工業、軍事和醫療方面等許多領域得到了廣泛的應用。 本論文圍繞視頻圖像處理器的設計以及圖像增強算法的研究，開展了以下方面的研究： 1.對基于拉普拉斯算子的灰度圖像增強算法、基于飽和度分量反饋的自適應亮度增強算法及其改進算法進行了仿真，并分別對增強前后的灰度圖像和彩色圖像進行了比較。 2.提出了一個視頻圖像處理器的硬件實現方案。該方案以FPGA為核心，具有較強的圖像實時處理能力，具有1路視頻輸入端口和1路視頻輸出端口，以及PCI接口和2個UART串行接口。 3.完成了視頻圖像處理器的原理圖設計、印制板圖設計。在印制板圖設計中，應用信號完整新分析的理論，對高速電路的布局和布線進行了優化設計，保證了硬件電路的性能。
上傳時間： 2013-06-13
上傳用戶：lanjisu111
視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。
上傳時間： 2013-04-24
上傳用戶：gundan
電力線通信技術利用分布廣泛的低壓電力線作為通信信道，實現internet高速互連，為用戶提供互聯網訪問、視頻點播等服務，形成包括電力在內的“四網合一”，目前正受到人們的關注。利用該技術，可以在居民區內建立寬帶接入網，也可以利用遍布家庭各個房間的電源插座組成家庭局域網。但是電力線是傳輸電能的，因此通過電力線傳輸數據有許多的問題需要解決。 OFDM(正交頻分復用)技術是實現電力線通信的一項熱門技術。OFDM采用添加循環前綴的技術，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時通過使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設計時間短、投資少、風險小的特點，而且可以反復修改，反復編程，直到完全滿足需要，具有其他方式無可比擬的方便性和靈活性，能夠加速數字系統的研發速度。本文著重研究了OFDM同步技術在FPGA上的實現。本論文主要是在項目組工作的基礎上構造雙路信號數據糾正算法流程，提出最佳采樣點與載波相位估計算法，完善中各個子模塊算法的硬件設計流程。內容安排如下：第一章介紹OFDM(正交頻分復用)技術的發展歷史、技術原理。第二章介紹了PLD的分類、工藝和結構特點，以及FPGA的開發環境、開發流程和Verilog語言的特點。第三章對OFDM系統的同步模塊進行詳細的闡述。第四章是OFDM同步算法的在FPGA上的實現，對各個子模塊進行仿真，給出了仿真波形圖和系統性能分析。最后，第五章總結了全文的工作，對OFDM技術的實現需要進一步完善的方面與后續工作進行了探討。
上傳時間： 2013-04-24
上傳用戶：hgy9473
隨著計算機、通信、電子技術的進步，嵌入式系統和以太網技術的融合將成為嵌入式技術未來的重要發展方向。基于ARM的嵌入式系統由于具有低功耗、高性能、低成本、可以進行多任務操作等優點，在控制領域得到了越來越廣泛的應用。 本選題來自中山大學與北京航天五院合作研制的流體網絡系統地面原理樣機控制器設計項目。論文研究的主要目的是利用基于ARM920T內核的嵌入式微處理器AT91RM9200融合多傳感器設計一種可以在地面實驗室環境中可靠運行的數據采集與溫度控制系統。 本文從嵌入式測控系統的硬件實現和軟件設計兩方面進行分析。在硬件設計上，主控制板以Atmel公司生產的AT91RM9200 CPU為核心，主要包括串口模塊、存儲模塊、以太網接口模塊、基于SPI串行接口設計的數據采集模塊（A/D）、基于I2C接口設計的PID控制信號輸出模塊（D/A）和采用PIO接口設計的開關控制輸出模塊等電路，其中后三個模塊承擔了流體網絡回路的傳感器數據采集，關鍵點的溫度控制和多路電磁閥的開關控制等任務，后文將重點介紹。在軟件設計方面，主要分兩個方面進行討論，分別為主控制器上基于嵌入式Linux系統的軟件和上位機采用Visual C++編寫的監控軟件。主控制器軟件采用多線程進行設計，包括主線程、服務器子線程和數據采集子線程，三個線程同時運行，提高了系統的運行效率。上位機和主控制器通過接入以太網中，然后由服務器線程和上位機客戶端利用socket套接字實現通信。同時上位機軟件也提供形象美觀的圖形用戶界面，配合主控制器實現特定的溫度、流量和壓力監控。 本論文設計的嵌入式測控系統充分利用了AT91RM9200內嵌的的強大功能模塊，包括SPI接口模塊和I2C接口模塊等，可廣泛應用于控制領域。對該系統的一些研究成果和設計方法具有一定的先進性和良好的實用性，具有良好的應用前景。
上傳時間： 2013-06-30
上傳用戶：hmy2st
本論文圍繞大容量汽輪發電機的進相運行展開了研究工作。全文共分七章。第一章首先闡述了發電機進相運行的重要性和迫切性，對國內外相關方面的研究概況作了較為系統全面的綜述，并對本論文的研究內容作了簡單介紹。第二章給出了低頻三維渦流電磁場的復邊值問題，并介紹了復矢量場的一些理論基礎。然后分別利用伴隨算子和伴隨場函數(廣義相互作用原理)、最小作用原理和拉格朗日乘子法(廣義變分原理)，建立了低頻三維渦流電磁場中非自伴算子問題的變分描述。上述三種方法所得的結果與Galerkin法的結果完全一致。第三章介紹了圓柱坐標系下基于拱形體單元的三維穩態溫度場有限元計算模型，并將變分法的結果與Galerkin法的結果進行了對比。第四章建立了汽輪發電機端部三維行波渦流電磁場的數學模型，在渦流控制方程中引入了罰函數項以使庫倫規范自動滿足，并應用廣義相互作用原理導出了對應的泛函變分及其有限元計算格式。然后對多臺大容量汽輪發電機端部的渦流電磁場進行了實例計算，并分析了罰函數項對數值解穩定性的影響以及影響端部電磁場的各種因素。第五章建立了大型汽輪發電機端部三維溫度場的有限元計算模型，并應用傳熱學理論研究了散熱系數、等效熱傳導系數等問題。然后求解了QFSS-300-2型汽輪發電機端部大壓圈上的三維溫度場分布，并與兩臺機組多種工況下的實測數據進行了對比。第六章介紹了二維穩態溫度場的邊值問題及其等價變分，導出了其有限元計算格式。然后求解了QFQS-200-2型汽輪發電機端部壓圈上的溫度分布，并與實測數據進行了對比。第七章首先定性研究了汽輪發電機從遲相運行到進相運行過程中不同區域上磁場強度的變化規律。然后介紹了發電機變參數數學模型，結合實測數據以及最小二乘回歸分析計算了發電機穩態運行時的相關電氣參數，并分析了發電機各物理量之間的相互關系。隨后分析了不同工況下發電機端部結構件上的渦流損耗及溫升的變化趨勢。最后，利用發電機變參數模型給出了發電機的飽和功角特性、靜穩極限以及運行極限圖。
上傳時間： 2013-07-10
上傳用戶：stampede
汽車行駛記錄儀(文中也簡稱為記錄儀)，亦稱“汽車黑匣子”，是安裝在車輛上，對車輛行駛速度、時間、里程以及有關車輛行駛的其它狀態信息進行監控、記錄、存儲并可通過接口實現數據輸出的數字式電子記錄裝置。為分析和判斷汽車駕駛狀態和處理交通事故提供了可靠準確的科學依據。本課題的來源是國家信息產業部下達的電子發展基金項目，與同類產品相比，增加了音/視頻功能，目前已通過信產部驗收。 本文主要分析和設計了一種具有低成本高擴展性的基于ARM與ARMLinux的汽車行駛記錄儀方案，該系統作為信產部項目中的主控模塊實現了記錄儀的標準功能。硬件方面分析了汽車行駛記錄儀的標準功能對應ARM片內外圍電路與外部器件的設計。軟件方面分析了基于YAFFS文件系統與Linux 2.6的軟件平臺在嵌入式應用方面的高可用性，主要描述YAFFS的特點與基本原理，Linux中線程的實現機制與Linux Kernel 2.6在響應時間上的改進。并給出了該記錄儀基于Liinux的多線程結構應用程序的設計要點、流程圖和主要的數據結構。 作為擴展，為記錄儀增加了采集和處理音/視頻信號的DSP模塊。DSP采用TI公司的專用于數字媒體應用的高性能DSP DM642。DSP模塊同時采集3路視頻并進行壓縮，壓縮算法可以采用MPEG-2、MPEG-4、H．263、H．264等。論述了實現音/視頻功能的基本原理、DSP模塊的存儲器結構、ARM與DSP的通信及一些實用性的考慮。
上傳時間： 2013-07-02
上傳用戶：W51631
隨著國民經濟的發展，電力電子設備得到廣泛應用，使得電網中的諧波污染越來越嚴重，極大地危害了電力設備的安全運行。電網中的諧波成份非常復雜，因此諧波的檢測分析，是消除或降低諧波污染的前提。 通過大量資料的收集、閱讀及相關技術的研究，本文分析了嵌入式系統在電力系統測控中的應用優勢，設計了以ARM7TDMI內核處理器LPC2214為核心的電網諧波檢測分析系統。系統主要實現低壓配電網三相電壓、電流的諧波檢測與分析，包括電量數據采集和諧波分析兩個部分。詳細分析了諧波檢測分析系統的工作原理，明確了系統功能需求，對系統各模塊進行了設計，通過多路同步采集將電網電量數據輸入系統，在處理器中完成數據倒序處理和快速傅立葉變換等相關的運算處理工作，可以得到各次諧波含量。 通過文中設計的硬件同步電路，可以準確獲得電網信號三相電壓與電流周期，通過同步采樣的方法，消除或減小因快速傅立葉變換存在的頻譜泄漏和柵欄效應的誤差。結合諧波檢測分析的需求與FFT算法的特點，為了減小響應時間，提高運算速度，采用了實序列快速傅立葉變換對數據的整合運算，即通過一次快速傅立葉變換運算，完成各相電流與電壓兩組數據從時域到頻域的轉換，并分析得到頻域幅值和時域幅值之間的線性關系，避免了傅立葉反變換運算，提高了運算速度，實現諧波的準確檢測。 最后經過樣機測試證明，本文設計的電網諧波檢測與分析系統能夠準確、可靠的實現諧波含量的檢測與分析。
上傳時間： 2013-07-10
上傳用戶：zfh920401
近年來，隨著控制系統規模的擴大和總線技術的發展，對數據采集和傳輸技術提出了更高的要求。目前，很多設備需要實現從單串口通信到多路串口通信的技術改進。同時，隨著以太網技術的發展和普及，這些設備的串行數據需要通過網絡進行傳輸，因而有必要尋求一種解決方案，以實現技術上的革新。 本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析，在此基礎上，設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統，來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作：首先，分析了當前串行通信的應用現狀和以太網技術的發展動態，通過比較傳統的多路串口通信系統的優缺點，設計出了一種采用CPID技術和CAN總線技術相結合的新型技術，并結合F8-DCS系統數據量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據課題的實際需求，對系統進行總體設計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上，對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后，將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析，達到了設計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
