一個(gè)可以計(jì)算分壓電路的源碼。 可透過(guò)輸出與輸入電壓，計(jì)算電阻的大小；或透過(guò)輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶(hù)：hoperingcong
是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：zhangzhenyu
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cxl274287265
具有無(wú)線(xiàn)網(wǎng)路功能下載至嵌入式開(kāi)發(fā)平臺(tái)上用的.o黨 driver
標(biāo)簽： driver 無(wú)線(xiàn) 嵌入式
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：dongqiangqiang
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶(hù)：ippler8
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：372825274
此程序?yàn)镈S-CDMA鏈路中加入基于子空間的PASTd多用戶(hù)檢測(cè)方法。系統(tǒng)中采用m序列闊頻，可以通過(guò)高斯信道或瑞利信道。可以直接運(yùn)行得到不同信噪比下的誤碼率曲線(xiàn)。
標(biāo)簽： DS-CDMA PASTd 程序 子空間
上傳時(shí)間： 2016-10-17
上傳用戶(hù)：ma1301115706
此程序?yàn)镈S-CDMA鏈路中加入基于子空間的PAST多用戶(hù)檢測(cè)方法。系統(tǒng)中采用m序列闊頻，可以通過(guò)高斯信道或瑞利信道。可以直接運(yùn)行得到不同信噪比下的誤碼率曲線(xiàn)。
標(biāo)簽： DS-CDMA PAST 程序 子空間
上傳用戶(hù)：
低成本m48+熱敏電阻做的多路溫度顯示及音樂(lè)警報(bào)裝置!
標(biāo)簽： 48 多路
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：清風(fēng)冷雨
上傳時(shí)間： 2016-10-18
上傳用戶(hù)：frank1234
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
