本代碼實(shí)現(xiàn)了OFDM系統(tǒng)的子空間盲信道估計(jì)，實(shí)現(xiàn)了ber性能
上傳時(shí)間： 2013-04-24
上傳用戶：gzming
網(wǎng)絡(luò)的普及和計(jì)算機(jī)微型化的趨勢(shì)使得移動(dòng)終端成為未來(lái)人們生活中的必備。移動(dòng)終端具有體積小，重量輕，易于攜帶的特點(diǎn)。它將PC的部分功能與手機(jī)的通訊功能結(jié)合起來(lái)，可以進(jìn)行無(wú)線通訊，還可以通過(guò)互聯(lián)網(wǎng)得到豐富多彩的服務(wù)。因此，針對(duì)移動(dòng)終端的研究具有非常重要的意義。 本文針對(duì)移動(dòng)終端的移動(dòng)性和無(wú)線上網(wǎng)功能提出一套基于ARM Linux平臺(tái)的解決方案。移動(dòng)終端硬件部分采用基于S3C2410控制器的硬件平臺(tái)。采用USB接口的WiFi模塊作為無(wú)線網(wǎng)卡。采用FPGA模塊做信息加密處理。軟件部分采用嵌入式Linux系統(tǒng)作為操作系統(tǒng)，采用基于Qt的嵌入式Konqueror瀏覽器作為應(yīng)用程序。采用移動(dòng)IPv6技術(shù)支持終端的移動(dòng)性。 本文闡述了移動(dòng)終端軟件部分從底層到頂層的實(shí)現(xiàn)。包括了引導(dǎo)加載程序移植，Linux內(nèi)核的移植，NOR Flash驅(qū)動(dòng)移植，網(wǎng)卡驅(qū)動(dòng)移植，無(wú)線網(wǎng)卡驅(qū)動(dòng)移植，LCD驅(qū)動(dòng)的移植，觸摸屏驅(qū)動(dòng)的移植，根文件系統(tǒng)的實(shí)現(xiàn)，Qt/Embedded和Qtopia的移植以及嵌入式Konqueror的移植。并對(duì)原理、相關(guān)知識(shí)點(diǎn)以及實(shí)現(xiàn)過(guò)程進(jìn)行了詳細(xì)的說(shuō)明。本文介紹了如何在移動(dòng)終端上支持移動(dòng)IPv6技術(shù)，搭建基于Linux的移動(dòng)IPv6的實(shí)驗(yàn)網(wǎng)絡(luò)，并測(cè)試移動(dòng)終端在不同的WiFi子網(wǎng)之間移動(dòng)過(guò)程中與通信對(duì)端的連接情況。 經(jīng)過(guò)測(cè)試表明，該移動(dòng)終端可以在無(wú)線條件下通過(guò)瀏覽器訪問(wèn)Internet，支持中文網(wǎng)頁(yè)并能通過(guò)鼠標(biāo)、鍵盤(pán)和觸摸屏進(jìn)行操作。在移動(dòng)性上，移動(dòng)終端在從家鄉(xiāng)網(wǎng)絡(luò)和外地網(wǎng)絡(luò)之間的漫游過(guò)程中能夠在一定的切換延遲下保持和通信對(duì)端的連接。
標(biāo)簽： ARMLinux 移動(dòng)終端
上傳時(shí)間： 2013-04-24
上傳用戶：R50974
隨著嵌入式的廣泛應(yīng)用，對(duì)傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)的改造，開(kāi)發(fā)新型的嵌入式采集系統(tǒng)，目前已成為研制的熱點(diǎn)。起重機(jī)采集系統(tǒng)類(lèi)似于飛機(jī)上的“黑匣子”，能自動(dòng)記錄起重機(jī)運(yùn)行數(shù)據(jù)，并能以文件的形式存儲(chǔ)起重機(jī)的運(yùn)行數(shù)據(jù)，而且可以通過(guò)USB通信接口實(shí)現(xiàn)數(shù)據(jù)的轉(zhuǎn)移。與傳統(tǒng)的采集數(shù)據(jù)相比，此系統(tǒng)有采集速度快，性能穩(wěn)，功耗低，讀取數(shù)據(jù)方便的優(yōu)點(diǎn)。只需插入U(xiǎn)盤(pán)，幾分鐘內(nèi)就可以將數(shù)據(jù)取走，避免了傳統(tǒng)將電腦帶入現(xiàn)場(chǎng)采集數(shù)據(jù)的缺點(diǎn)。在起重機(jī)采集系統(tǒng)的項(xiàng)目開(kāi)發(fā)過(guò)程中，本人的主要工作是實(shí)現(xiàn)數(shù)據(jù)采集模塊的設(shè)計(jì)，通過(guò)構(gòu)建基于ARM微處理器和開(kāi)源Linux操作系統(tǒng)的平臺(tái)，實(shí)現(xiàn)起重機(jī)運(yùn)行數(shù)據(jù)的U盤(pán)存儲(chǔ)。 本研究首先對(duì)課題研究的背景和整個(gè)系統(tǒng)做了概述；其次詳述了系統(tǒng)的硬件設(shè)計(jì)和Linux移植到AT91RM9200平臺(tái)的方法；然后詳細(xì)討論了系統(tǒng)的軟件設(shè)計(jì)即基于Linux的U盤(pán)驅(qū)動(dòng)的實(shí)現(xiàn)以及Mass Storage類(lèi)協(xié)議及其子類(lèi)UFI命令集，并采用單批量傳輸協(xié)議實(shí)現(xiàn)了部分UFI子類(lèi)命令以實(shí)現(xiàn)對(duì)U盤(pán)邏輯扇區(qū)讀、寫(xiě)等操作的驅(qū)動(dòng)程序；在U盤(pán)上采用目前主流操作系統(tǒng)（Windows，Linux等）所支持的FAT32文件格式，實(shí)現(xiàn)了文件的讀寫(xiě)等API函數(shù)，并在此基礎(chǔ)上按文件系統(tǒng)的實(shí)現(xiàn)層次對(duì)其進(jìn)行設(shè)計(jì)與優(yōu)化，實(shí)現(xiàn)了起重機(jī)運(yùn)行數(shù)據(jù)的可靠存儲(chǔ)；最后對(duì)課題研究做了總結(jié)。
標(biāo)簽： ARM 起重機(jī) 數(shù)據(jù)采集 存儲(chǔ)
上傳時(shí)間： 2013-07-09
上傳用戶：縹緲
正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波傳輸技術(shù)，它的基本思想是在頻域內(nèi)將給定信道劃分成幾個(gè)相互正交的子信道，每個(gè)子信道使用一個(gè)子載波進(jìn)行調(diào)制，各子載波并行傳輸。該技術(shù)可以有效提高頻譜利用率，能夠?qū)苟鄰叫?yīng)產(chǎn)生的頻率選擇性衰弱和載波間干擾，在時(shí)變、頻變、多徑干擾嚴(yán)重的水聲信道中具有較強(qiáng)的優(yōu)勢(shì)。 隨著計(jì)算機(jī)和多媒體通信技術(shù)的發(fā)展，嵌入式系統(tǒng)在各個(gè)領(lǐng)域的應(yīng)用不斷深入。其中，基于ARM技術(shù)知識(shí)產(chǎn)權(quán)(IP)核的微處理器依靠其高性能、低功耗和易擴(kuò)展的特點(diǎn)，在工業(yè)控制、無(wú)線通信、消費(fèi)電子等多個(gè)領(lǐng)域得到廣泛的應(yīng)用；隨著嵌入式系統(tǒng)復(fù)雜度的提高，操作系統(tǒng)已成為嵌入式系統(tǒng)不可缺少的一部分。其中，嵌入式Linux憑借免費(fèi)開(kāi)源、功能強(qiáng)大、成熟穩(wěn)定等特點(diǎn)，目前已成為主要的嵌入式操作系統(tǒng)之一。 數(shù)字信號(hào)處理器(Digital Signal Processor，DSP)具有很強(qiáng)的數(shù)字信號(hào)處理能力，可以滿足各種高實(shí)時(shí)要求，但其尋址范圍小，I/O功能較差。ARM+DSP雙處理器的結(jié)構(gòu)可以充分利用ARM和DSP各自的優(yōu)勢(shì)實(shí)現(xiàn)協(xié)同工作。 本論文的主要工作是研究和實(shí)現(xiàn)一個(gè)基于OFDM技術(shù)的由ARM+DSP硬件平臺(tái)實(shí)現(xiàn)的能夠完成水下聲信道圖像傳輸?shù)南到y(tǒng)。主要研究?jī)?nèi)容包括OFDM系統(tǒng)的基本原理、ARM+DSP底層硬件的驅(qū)動(dòng)和控制，Linux操作系統(tǒng)的移植、MiniGUI人機(jī)界面的設(shè)計(jì)、相關(guān)應(yīng)用軟件的編寫(xiě)以及在TMS320VC5502上初步實(shí)現(xiàn)OFDM的調(diào)制解調(diào)，以期對(duì)今后水下圖像傳輸系統(tǒng)的實(shí)現(xiàn)能具有較大的參考價(jià)值。
標(biāo)簽： ARMDSP OFDM 圖像傳輸系統(tǒng)
上傳時(shí)間： 2013-05-20
上傳用戶：Ruzzcoy
(臺(tái)達(dá))開(kāi)關(guān)電源基本原理與設(shè)計(jì)介紹，比較實(shí)用
標(biāo)簽： 開(kāi)關(guān)電源
上傳時(shí)間： 2013-06-15
上傳用戶：ybysp008
能精確計(jì)算C語(yǔ)言延時(shí)程序中延時(shí)時(shí)間的小工具
標(biāo)簽： 計(jì)算 C語(yǔ)言 延時(shí)程序 延時(shí)
上傳時(shí)間： 2013-07-29
上傳用戶：357739060
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來(lái)越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無(wú)法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過(guò)鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類(lèi)推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語(yǔ)言設(shè)計(jì),通過(guò)前仿真和后仿真的驗(yàn)證.以30萬(wàn)門(mén)的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過(guò)綜合和布線,特別是寫(xiě)約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來(lái)越寬。可編程SoC設(shè)計(jì)已成為SoC設(shè)計(jì)的新方法。論文介紹了可編程邏輯器件的設(shè)計(jì)方法和開(kāi)發(fā)技術(shù)，并用硬件描述語(yǔ)言和FPGA／CPLD設(shè)計(jì)技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計(jì)與實(shí)現(xiàn)過(guò)程。 論文參照Mircochip公司的PICl6C5X單片機(jī)的體系結(jié)構(gòu)，設(shè)計(jì)了8位RISCMCU。該嵌入式MCU設(shè)計(jì)采用了自頂向下的設(shè)計(jì)方法和模塊化設(shè)計(jì)思想。MCU總體結(jié)構(gòu)設(shè)計(jì)劃分控制模塊、ALU模塊、存儲(chǔ)模塊三大模塊。然后，對(duì)各模塊的具體技術(shù)實(shí)現(xiàn)細(xì)節(jié)分別進(jìn)行了闡述。論文中設(shè)計(jì)的MCU能實(shí)現(xiàn)PICl6C5X單片機(jī)33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。 軟件仿真和硬件驗(yàn)證表明：所設(shè)計(jì)的嵌入式MCU在各方面均達(dá)到了一定的性能指標(biāo)，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達(dá)21.88MHz。這些為自主設(shè)計(jì)R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計(jì)思路，在通用控制領(lǐng)域也有一定的實(shí)用價(jià)值。 此外，論文中還介紹了三相SPWM控制模塊的設(shè)計(jì)，該模塊具有死區(qū)時(shí)間和載波比任意可調(diào)的特點(diǎn)，可以單獨(dú)應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。
標(biāo)簽： FPGA MCU 嵌入式 應(yīng)用研究
上傳時(shí)間： 2013-07-16
上傳用戶：熊少鋒
AES是美國(guó)于2000年10月份確立的高級(jí)加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽(tīng)，必須對(duì)數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實(shí)現(xiàn)數(shù)據(jù)加密/解密，對(duì)于開(kāi)發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對(duì)數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實(shí)現(xiàn)AESCBC的設(shè)計(jì)中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語(yǔ)言編寫(xiě)程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國(guó)外測(cè)試結(jié)果表明，即使開(kāi)發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實(shí)現(xiàn)AESCBC的方法有缺點(diǎn)的情況下，在深入研究影響硬件快速實(shí)現(xiàn)AESCBC難點(diǎn)基礎(chǔ)上，設(shè)計(jì)出一種適應(yīng)于報(bào)文加密解密的硬件快速實(shí)現(xiàn)AESCBC的方案，在設(shè)計(jì)中采用加密解密和密鑰展開(kāi)并行工作，實(shí)現(xiàn)了在線提供子密鑰。在解密中采用了雙隊(duì)列技術(shù)，實(shí)現(xiàn)了報(bào)文解密和子密鑰展開(kāi)協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計(jì)方案的基礎(chǔ)上，全面驗(yàn)證了硬件實(shí)現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計(jì)加密解密的性能。并且針對(duì)設(shè)計(jì)中的流水線效率低的問(wèn)題，提出改善流水線性能的方案，設(shè)計(jì)出報(bào)文級(jí)并行加密解密方案，并且給出了硬件實(shí)現(xiàn)VPN的初步方案。實(shí)現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個(gè)模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實(shí)現(xiàn)的AESCBC算法，只能通過(guò)仿真驗(yàn)證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗(yàn)證。要用硬件實(shí)現(xiàn)整個(gè)IPSec，還要進(jìn)一步開(kāi)發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-05-29
上傳用戶：wangzhen1990
小波變換是一種新興的理論，是數(shù)學(xué)發(fā)展史上的重要成果。它無(wú)論對(duì)數(shù)學(xué)還是對(duì)工程應(yīng)用都產(chǎn)生了深遠(yuǎn)的影響。最新的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細(xì)地分析了小波變換的理論基礎(chǔ)，對(duì)多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個(gè)新的LS97小波。該小波系數(shù)簡(jiǎn)單、易于硬件實(shí)現(xiàn)，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對(duì)CDF97小波和LS97小波的兼容性做仿真測(cè)試，結(jié)果表明這兩個(gè)小波具有幾乎相同的性能。在確定所用的小波后，本文設(shè)計(jì)了二維離散小波變換的硬件結(jié)構(gòu)。設(shè)計(jì)過(guò)程中對(duì)標(biāo)準(zhǔn)二維小波變換做了優(yōu)化，即將行變換和列變換的歸一化步驟合并計(jì)算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來(lái)優(yōu)化設(shè)計(jì)。對(duì)于邊界數(shù)據(jù)的處理，本文采用了嵌入式對(duì)稱(chēng)延拓技術(shù)，不需要額外的緩存，節(jié)約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來(lái)，只要一個(gè)控制信號(hào)就可實(shí)現(xiàn)兩者之間的轉(zhuǎn)換。本文所提出的結(jié)構(gòu)采用基于行的變換方式，只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術(shù)提高了整個(gè)設(shè)計(jì)的運(yùn)行速度。最后也給出了二維離散小波反變換的實(shí)現(xiàn)結(jié)構(gòu)。 在完成硬件結(jié)構(gòu)設(shè)計(jì)的基礎(chǔ)上，使用Verilog硬件描述語(yǔ)言對(duì)整個(gè)設(shè)計(jì)進(jìn)行了完全可綜合的RTL級(jí)描述，采用同步設(shè)計(jì)，提高了可靠性。在Xilinx公司的FPGA開(kāi)發(fā)軟件ISE6.3i中對(duì)正反小波變換做了仿真和實(shí)現(xiàn)，結(jié)果表明，本設(shè)計(jì)能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實(shí)時(shí)性要求。
上傳時(shí)間： 2013-07-25
上傳用戶：sn2080395
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
