主要是模擬8051電路板上LED顯示器.透過vb程式.經(jīng)由RS232去傳送信號到電路板上.模擬出與VB介面顯示地動作相同
上傳時(shí)間: 2017-04-05
上傳用戶:jkhjkh1982
51單片機(jī)硬盤MP3播放器 的原理圖及源代碼 增加了USB下載文件功能; 漢字LCD顯示功能;子文件夾功能等。并對軟件做了一些修改。并將硬件電路圖畫出來了。由于做得倉促,難免有不妥之處,請大家諒解, 歡迎指出錯(cuò)誤。謝謝。 支持FAT32,F(xiàn)AT16/12還未做。 支持USB下載文件功能,速度300KB/S左右(USB1.1)。 7.5*2個(gè)漢字LCD顯示功能,能顯示歌曲名,路徑名(滾動顯示) 支持多個(gè)文件夾功能。 有前后選曲、暫停、軟件音量、高、中、低音控制,重低音音效等功能。
標(biāo)簽: MP3 LCD USB 51單片機(jī)
上傳時(shí)間: 2013-12-25
上傳用戶:zq70996813
此源碼是文檔simulation.rar__關(guān)于光孤子在光纖耦合器中傳輸?shù)姆抡嫜芯康膍atlab程序
標(biāo)簽: simulation matlab 源碼
上傳時(shí)間: 2017-05-29
上傳用戶:ardager
透過微處裡器4520將可變電阻的值透過ADC功能轉(zhuǎn)換結(jié)果秀在LCD上
上傳時(shí)間: 2014-01-17
上傳用戶:15736969615
實(shí)用電子技術(shù)專輯 385冊 3.609G新型智慧驅(qū)動器可簡化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器.pdf
標(biāo)簽:
上傳時(shí)間: 2014-05-05
上傳用戶:時(shí)代將軍
實(shí)用電子技術(shù)專輯 385冊 3.609G第三章 GE FANUC PLC 指令集(一) 繼電器指令.pdf
標(biāo)簽:
上傳時(shí)間: 2014-05-05
上傳用戶:時(shí)代將軍
輕型高壓直流輸電系統(tǒng)在解決交流系統(tǒng)非同步互聯(lián)、向偏遠(yuǎn)地區(qū)的無源負(fù)荷供電、滿足保護(hù)環(huán)境要求等方面具有很大的優(yōu)勢。在傳統(tǒng)的基于兩電平或三電平電壓源型換流器的輕型高壓直流輸電系統(tǒng)中,換流器交流側(cè)需要使用體積龐大和笨重的濾波裝置,橋臂的高電壓需要功率開關(guān)器件直接串聯(lián)來實(shí)現(xiàn)等,增大了換流站的占地空間,降低了換流器的工作效率。 本文針對傳統(tǒng)輕型高壓直流輸電系統(tǒng)所存在的缺點(diǎn),采用一種新的模塊化多電平換流器作為輕型高壓直流輸電系統(tǒng)的換流器。分析了模塊化多電平換流器的工作原理,并提出將其應(yīng)用于輕型高壓直流輸電系統(tǒng)的調(diào)制算法和控制策略。最后對控制系統(tǒng)的具體實(shí)現(xiàn)方案進(jìn)行一定的探討。通過仿真驗(yàn)證所提出的調(diào)制算法和控制策略的正確性。具體說來,全文的主要工作體現(xiàn)在以下幾個(gè)方面: 1、詳細(xì)講述模塊化多電平換流器的拓?fù)浣Y(jié)構(gòu)、子模塊的具體實(shí)現(xiàn)形式及工作原理,并提出適合該換流器的調(diào)制算法。 2、詳細(xì)介紹組成輕型高壓直流輸電系統(tǒng)的電壓源型換流器的工作原理,分析電壓源型換流器的間接電流和直接電流控制策略。 3、對基于模塊化多電平換流器的輕型高壓直流輸電系統(tǒng)進(jìn)行仿真,驗(yàn)證所提出控制策略的正確性。 4、探討解決模塊化多電平換流器子模塊直流側(cè)電容電壓的均衡問題,提出一種較為簡單有效的控制方法。 5、提出基于模塊化多電平換流器結(jié)構(gòu)的輕型高壓直流輸電控制系統(tǒng)的實(shí)現(xiàn)方法,并重點(diǎn)講述子模塊的數(shù)字邏輯電路的實(shí)現(xiàn)方法。
上傳時(shí)間: 2013-04-24
上傳用戶:huangzr5
異步電動機(jī)的軟起動研究,是一項(xiàng)重要的研究課題。本文以分級變頻理論為基礎(chǔ),利用數(shù)學(xué)分析的方法對分級變頻的子頻率系統(tǒng)進(jìn)行了深入的研究,總結(jié)了各級子頻率系統(tǒng)的電壓相序情況以及最優(yōu)的觸發(fā)角度。并且對傳統(tǒng)異步電動機(jī)軟起動器的主電路結(jié)構(gòu)進(jìn)行了改進(jìn),提出了從較低頻率開始分五級起動的分級變頻調(diào)壓軟起動形式,而且各級子頻率的起動都能實(shí)現(xiàn)最優(yōu)的正序電壓組合,保證了起動轉(zhuǎn)矩的最大化。通過對分級變頻調(diào)壓軟起動形式的建模和仿真試驗(yàn),證明了此方法可以在降低起動電流的同時(shí)實(shí)現(xiàn)異步電機(jī)的高轉(zhuǎn)矩起動,驗(yàn)證了此方法的有效性和可行性。基于以上研究的成果,本文介紹了以TMS320LF2407ADSP芯片為核心的軟起動軟硬件設(shè)計(jì)方法。最后對本課題的進(jìn)一步研究提出了展望。
上傳時(shí)間: 2013-04-24
上傳用戶:assss
隨著信息時(shí)代的到來,用戶對數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達(dá)接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯(cuò)控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS(Reed—Solomon)碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼,由于它編解碼結(jié)構(gòu)相對固定,性能強(qiáng),不但可以糾正隨機(jī)差錯(cuò),而且對突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng),被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義,而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識,重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行,接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu),本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展,譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu),其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺,并與HDL代碼結(jié)果進(jìn)行了對比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析,綜合軟件為QUATURSⅡ V8.0。驗(yàn)證及測試表明,本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上,能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸,達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實(shí)現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間: 2013-04-24
上傳用戶:思琦琦
MP3音樂是目前最為流行的音樂格式,因其音質(zhì)、復(fù)雜度與壓縮比的完美折中,占據(jù)著廣闊的市場,不僅在互聯(lián)網(wǎng)上廣為流傳,而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象,在實(shí)時(shí)性、面積等約束條件下,研究MP3解碼電路的設(shè)計(jì)方法,實(shí)現(xiàn)FPGA原型芯片,研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下: (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟,以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊,可以減少一半的讀寫RAM操作;把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì),可以省去存儲中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中,采用流水線設(shè)計(jì)技術(shù),設(shè)置寄存器把較長的組合邏輯路徑隔開,提高了電路的性能和可靠性;使用連續(xù)訪問公共緩存技術(shù),合理規(guī)劃各計(jì)算子模塊的工作時(shí)序,將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中;充分利用頻率線的零值區(qū)特性,有效地減少數(shù)據(jù)計(jì)算量,加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級電路,完成功能仿真,以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺,實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5%,其中組合邏輯查找表ALUT為7189個(gè),寄存器共有4024個(gè),系統(tǒng)頻率可達(dá)69.6MHz,充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明,MP3音頻解碼FPGA原型芯片可正常播放聲音,解碼音質(zhì)良好。
上傳時(shí)間: 2013-07-01
上傳用戶:xymbian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1