一個產生PN15偽隨機序列并模擬噪聲干擾和統計誤碼率的通訊系統仿真程序，主要實現了PN序列的同步算法和實時誤碼統計
標簽： PN 15 偽隨機序列 仿真程序
上傳時間： 2015-05-15
上傳用戶：
一個用來統計誤碼率并利用socket對象實時發送的小的界面程序，可以配置誤碼統計的參數。
標簽： socket 誤碼率 對象 發送
上傳時間： 2013-12-16
上傳用戶：dapangxie
通信系統中的psk誤碼率的matlab程序
標簽： matlab psk 通信系統 誤碼率
上傳時間： 2014-01-05
上傳用戶：924484786
大型電子製造業后臺數據庫的詳細設計!絕對好東西!(部分刪減)
標簽： 大型 后臺 分
上傳時間： 2015-05-17
上傳用戶：aa54
布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
標簽： EDATOOL VHDL 乘法器 程序
上傳時間： 2015-05-20
上傳用戶：zycidjl
EDA的工具介紹(WORD檔)<沒有解壓縮密碼>
標簽： WORD EDA lt gt
上傳時間： 2013-12-25
上傳用戶：tedo811
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
玩法: 一開始先下數字 下完25個數字後 再開始圈選數字 先達到5條連線者獲勝 在下數字跟選數字時 按滑鼠右鍵都能無限反悔 當然 電腦部分仍然是兩光兩光的... 還有畫面也是粉差啦...
標簽： 滑鼠 分
上傳時間： 2014-01-09
上傳用戶：cazjing
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: 為確保產品之製造性, R&D在設計階段必須遵循Layout相關規範, 以利製造單位能順利生產, 確保產品良率, 降低因設計而重工之浪費.
標簽： Layout 1.70 Rule PCB
上傳時間： 2015-05-23
上傳用戶：it男一枚
高斯噪聲下的8psk誤碼率檢測與理論值比較
標簽： 8psk 高斯噪聲 誤碼率 檢測
上傳時間： 2013-12-28
上傳用戶：66666
蟲蟲下載站版權所有 京ICP備2021023401號-1
