在衛(wèi)星遙感設(shè)備中，隨著遙感技術(shù)的發(fā)展和對(duì)傳輸式觀測(cè)衛(wèi)星遙感圖像質(zhì)量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來越高，由此引起高分辨率遙感圖像數(shù)據(jù)存儲(chǔ)量和傳輸數(shù)據(jù)量的急劇增長，然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息，必須解決輸入數(shù)據(jù)碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數(shù)據(jù)的高保真、實(shí)時(shí)、大壓縮比壓縮技術(shù)就成了解決這一矛盾的關(guān)鍵技術(shù)。FPGA器件為實(shí)現(xiàn)數(shù)據(jù)壓縮提供了一種壓縮算法的硬件實(shí)現(xiàn)的一個(gè)理想的平臺(tái)。FPGA器件集成度高，體積小，通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，經(jīng)過設(shè)計(jì)輸入，仿真，測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果，減少了開發(fā)周期。小波變換能夠適應(yīng)現(xiàn)代圖像壓縮所需要的如多分辨率、多層質(zhì)量控制等要求，在較大壓縮比下，小波圖像壓縮質(zhì)量明顯好于DCT變換，因此小波變換成為新一代壓縮標(biāo)準(zhǔn)JPEG2000的核心算法。同時(shí)，小波變換的提升算法結(jié)構(gòu)簡單，能夠?qū)崿F(xiàn)快速算法，有利于硬件實(shí)現(xiàn)，因此提升小波變換對(duì)于采用FPGA或ASIC來實(shí)現(xiàn)圖像變換來說是很好的選擇。本文針對(duì)衛(wèi)星遙感圖像的數(shù)據(jù)流，主要研究可以對(duì)衛(wèi)星圖像進(jìn)行實(shí)時(shí)二維小波變換的方案。針對(duì)提升小波變換的VLSI結(jié)構(gòu)和FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)，從邊界延拓、濾波器結(jié)構(gòu)、整數(shù)小波、定點(diǎn)運(yùn)算、原位運(yùn)算等方面進(jìn)行了研究和討論，并且完成了針對(duì)衛(wèi)星遙感圖像的分塊二維9/7提升小波變換的FPGA實(shí)現(xiàn)。采用VerIlog語言對(duì)設(shè)計(jì)進(jìn)行了仿真驗(yàn)證，并將仿真結(jié)果同matlab仿真結(jié)果進(jìn)行了比較，比較結(jié)果表明該方案能實(shí)現(xiàn)對(duì)衛(wèi)星遙感圖像數(shù)據(jù)流的二維提升小波變換的功能。同時(shí)QuartusII綜合結(jié)果也表明，系統(tǒng)時(shí)鐘能夠工作在很高的頻率，可以滿足高速實(shí)時(shí)對(duì)衛(wèi)星圖像的小波變換處理。
標(biāo)簽： FPGA 提升機(jī) 二維 離散小波
上傳時(shí)間： 2013-06-15
上傳用戶：00.00
磁共振成像（MRI）由于自身獨(dú)特的成像特點(diǎn)，使得其處理方法不同于一般圖像.根據(jù)不同的應(yīng)用目的，該文分別提出了MRI圖像去噪和分割兩個(gè)算法.首先，該文針對(duì)MRI重建后圖像噪聲分布的實(shí)際特點(diǎn)，提出了基于小波變換的MRI圖像去噪算法.該算法詳細(xì)闡明了MRI圖像Rician噪聲的特點(diǎn)，首先對(duì)與噪聲和邊緣相關(guān)的小波系數(shù)進(jìn)行建模，然后利用最大似然估計(jì)來進(jìn)行參數(shù)估計(jì)，同時(shí)利用連續(xù)尺度間的尺度相關(guān)性特點(diǎn)來進(jìn)行函數(shù)升級(jí)，以便獲得最佳萎縮函數(shù)，進(jìn)一步提高圖像的質(zhì)量，最終取得了一定的效果.與此同時(shí)，該文對(duì)MRI圖像的進(jìn)一步的分析與應(yīng)用展開了一定研究，提出了一種改進(jìn)的快速模糊C均值聚類魯棒分割算法.該算法先用K均值聚類方法得到初始聚類中心點(diǎn)，同時(shí)考慮鄰域?qū)Ψ指罱Y(jié)果的影響，對(duì)目標(biāo)函數(shù)加以改進(jìn)，用來克服噪聲和非均勻場(chǎng)對(duì)MRI圖像分割的影響，達(dá)到魯棒分割的目的，為進(jìn)一步圖像處理和分析打下基礎(chǔ).通過實(shí)驗(yàn)，我們發(fā)現(xiàn)，無論是針對(duì)模擬圖像還是實(shí)際圖像，該文所提出的兩個(gè)算法都取得了較好的效果，達(dá)到了預(yù)期的目的.
上傳時(shí)間： 2013-04-24
上傳用戶：zhichenglu
全都是網(wǎng)絡(luò)上搜集來的， 包含： RC振蕩電路計(jì)算、電感阻抗計(jì)算、電容阻抗計(jì)算、電容或電感值計(jì)算、單片機(jī)小精靈、PCB報(bào)價(jià)計(jì)算、FLASH芯片型號(hào)查詢。
標(biāo)簽： 計(jì)算
上傳時(shí)間： 2013-04-24
上傳用戶：Avoid98
(臺(tái)達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹，比較實(shí)用
標(biāo)簽： 開關(guān)電源
上傳時(shí)間： 2013-06-15
上傳用戶：ybysp008
較高性能的永磁同步電機(jī)矢量控制系統(tǒng)需要實(shí)時(shí)更新電機(jī)參數(shù)，文章中采用一種在線辨識(shí)永磁同步電機(jī)參數(shù)的方法。這種基于最小二乘法參數(shù)辨識(shí)方法是在轉(zhuǎn)子同步旋轉(zhuǎn)坐標(biāo)系下進(jìn)行的，通過MATLAB/SIMULINK對(duì)基于最小二乘法的永磁同步電機(jī)參數(shù)辨識(shí)進(jìn)行了仿真，仿真結(jié)果表明這種電機(jī)參數(shù)辨識(shí)方法能夠?qū)崟r(shí)、準(zhǔn)確地更新電機(jī)控制參數(shù)。 關(guān)鍵詞：永磁同步電機(jī);參數(shù)辨識(shí);最小二乘法
標(biāo)簽： 最小二乘法 參數(shù)辨識(shí) 仿真研究
上傳時(shí)間： 2013-06-06
上傳用戶：685
能精確計(jì)算C語言延時(shí)程序中延時(shí)時(shí)間的小工具
標(biāo)簽： 計(jì)算 C語言 延時(shí)程序 延時(shí)
上傳時(shí)間： 2013-07-29
上傳用戶：357739060
小波分析經(jīng)典，注重小波分析的基本理論。將一位小波理論和高維小波理論放在一起并行介紹。
上傳時(shí)間： 2013-04-24
上傳用戶：duoshen1989
漢字顯示是在只有西文操作系統(tǒng)的情況下， 以及一些無操作系統(tǒng)的小應(yīng)用系統(tǒng)中， 需要經(jīng)常用到的技術(shù)。如何得到漢字的字模是漢字顯示技術(shù)中首先必須解決的問題。本文利用VC++實(shí)現(xiàn)一種漢字字模的提取和小漢字庫的
上傳時(shí)間： 2013-06-08
上傳用戶：yuying4000
傅里葉變換是信號(hào)處理領(lǐng)域中較完善、應(yīng)用較廣泛的一種分析手段.但傅里葉變換只是一種時(shí)域或頻域的分析方法,它要求信號(hào)具有統(tǒng)計(jì)平穩(wěn),即時(shí)不變的特性.但是實(shí)際應(yīng)用中存在很多非平穩(wěn)信號(hào),它們并不能很好的用傅立葉變換來處理.小波變換的出現(xiàn)解決了這個(gè)問題,它在處理非平穩(wěn)信號(hào)方面具有傅立葉變換無法比擬的優(yōu)越性.小波變換在通信技術(shù)、信號(hào)處理、地球物理、水利電力、醫(yī)療等領(lǐng)域中獲得了日益廣泛的應(yīng)用.小波變換的研究成為了當(dāng)今學(xué)術(shù)界的一個(gè)熱點(diǎn).隨著現(xiàn)代數(shù)字信號(hào)處理朝著高速實(shí)時(shí)的方向發(fā)展,純軟件的程序式信號(hào)處理方法越來越不能滿足實(shí)際應(yīng)用的需求,因此人們希望用硬件電路來實(shí)現(xiàn)高速信號(hào)處理問題.基于以上原因,該文在研究了小波變換的基本理論和特點(diǎn)的基礎(chǔ)上,重點(diǎn)研究了小波變換的VLSI電路構(gòu)架,并用FPGA實(shí)現(xiàn)了它的功能.毫無疑問,該文所做的具體工作在理論和實(shí)踐上都有參考價(jià)值.論文中,在簡單介紹了小波變換的基本理論、特點(diǎn)和應(yīng)用;對(duì)信號(hào)小波變換分解,重構(gòu)的MATLAB算法進(jìn)行了分析,為硬件實(shí)現(xiàn)奠定了理論基礎(chǔ).論文在研究了小波核心算法MALLAT算法的基礎(chǔ)上,以直觀的圖形方式描述了算法的流程圖;并由此提出了基于VLSI的電路模塊架構(gòu).根據(jù)上述模塊結(jié)構(gòu),對(duì)相關(guān)模塊進(jìn)行了硬件描述語言(VERILOG-HDL)的建模,并且在仿真平臺(tái)上(ACTIVE-HDL)進(jìn)行了仿真.在仿真正確的前提下,該文選用了EP20K100BC356-1V芯片作為目標(biāo)器件進(jìn)行了綜合和后仿真,并且將仿真結(jié)果通過MATLAB與理論參數(shù)進(jìn)行了比較,結(jié)果表明設(shè)計(jì)是正確的.對(duì)設(shè)計(jì)中存在的誤差和部分模塊的進(jìn)一步優(yōu)化,該文也作了分析和說明,為下一步實(shí)現(xiàn)通用IP核設(shè)計(jì)奠定了基礎(chǔ).
上傳時(shí)間： 2013-06-27
上傳用戶：zhaoq123
語音識(shí)別技術(shù)是信息技術(shù)領(lǐng)域的重要發(fā)展方向之一,小詞匯量非特定人孤立詞語音識(shí)別是語音識(shí)別領(lǐng)域中一個(gè)具有廣泛應(yīng)用背景的分支,在家電遙控、智能玩具、人機(jī)交互等領(lǐng)域有著重要的應(yīng)用價(jià)值.語音識(shí)別芯片從20世紀(jì)90年代開始出現(xiàn),目前的語音識(shí)別芯片都是以DSP為核心集成的語音識(shí)別系統(tǒng),算法主要通過軟件實(shí)現(xiàn),為了提高速度和降低成本,下一代語音識(shí)別芯片將設(shè)計(jì)成軟硬件協(xié)同實(shí)現(xiàn),本文的目的是使用全硬件方法實(shí)現(xiàn)語音識(shí)別算法,為軟硬件協(xié)同實(shí)現(xiàn)的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺(tái)上,完成了整個(gè)系統(tǒng)的硬件設(shè)計(jì).(2)對(duì)于硬件中難于實(shí)現(xiàn)而且占用較多資源的乘法器、求對(duì)數(shù)、求平方根以及快速傅立葉變換等關(guān)鍵模塊,本文都根據(jù)電路的具體特點(diǎn),給出了巧妙的實(shí)現(xiàn)方案,完成了算法需要的功能.(3)設(shè)計(jì)中使用了模塊復(fù)用和流水線技術(shù).(4)根據(jù)設(shè)計(jì)結(jié)果,給出了各個(gè)模塊占用的硬件資源和運(yùn)行速度.實(shí)驗(yàn)結(jié)果表明,本文所設(shè)計(jì)的硬件系統(tǒng)能夠正常工作,在速度和面積方面都達(dá)到了設(shè)計(jì)要求.
上傳時(shí)間： 2013-06-12
上傳用戶：01010101
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
