低壓電力線通信(PLC)具有網(wǎng)絡(luò)分布廣、無需重新布線和維護方便等優(yōu)點。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機進行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點研究了三種降低PAR的方法：即信號預(yù)畸變技術(shù)、信號非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細介紹了OFDM的原理以及實現(xiàn)OFDM所采用的一些技術(shù)細節(jié)。第三章詳細介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設(shè)計。第四章詳細討論了編碼方案如何在FPGA上實現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設(shè)計。第五章詳細介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進一步完善的方面進行了探討。
上傳時間： 2013-04-24
上傳用戶：520
電力線通信技術(shù)利用分布廣泛的低壓電力線作為通信信道，實現(xiàn)internet高速互連，為用戶提供互聯(lián)網(wǎng)訪問、視頻點播等服務(wù)，形成包括電力在內(nèi)的“四網(wǎng)合一”，目前正受到人們的關(guān)注。利用該技術(shù)，可以在居民區(qū)內(nèi)建立寬帶接入網(wǎng)，也可以利用遍布家庭各個房間的電源插座組成家庭局域網(wǎng)。但是電力線是傳輸電能的，因此通過電力線傳輸數(shù)據(jù)有許多的問題需要解決。 OFDM(正交頻分復(fù)用)技術(shù)是實現(xiàn)電力線通信的一項熱門技術(shù)。OFDM采用添加循環(huán)前綴的技術(shù)，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時通過使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設(shè)計時間短、投資少、風(fēng)險小的特點，而且可以反復(fù)修改，反復(fù)編程，直到完全滿足需要，具有其他方式無可比擬的方便性和靈活性，能夠加速數(shù)字系統(tǒng)的研發(fā)速度。本文著重研究了OFDM同步技術(shù)在FPGA上的實現(xiàn)。本論文主要是在項目組工作的基礎(chǔ)上構(gòu)造雙路信號數(shù)據(jù)糾正算法流程，提出最佳采樣點與載波相位估計算法，完善中各個子模塊算法的硬件設(shè)計流程。內(nèi)容安排如下：第一章介紹OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史、技術(shù)原理。第二章介紹了PLD的分類、工藝和結(jié)構(gòu)特點，以及FPGA的開發(fā)環(huán)境、開發(fā)流程和Verilog語言的特點。第三章對OFDM系統(tǒng)的同步模塊進行詳細的闡述。第四章是OFDM同步算法的在FPGA上的實現(xiàn)，對各個子模塊進行仿真，給出了仿真波形圖和系統(tǒng)性能分析。最后，第五章總結(jié)了全文的工作，對OFDM技術(shù)的實現(xiàn)需要進一步完善的方面與后續(xù)工作進行了探討。
標(biāo)簽： OFDM FPGA PLC 通信系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：hgy9473
本代碼實現(xiàn)了OFDM系統(tǒng)的子空間盲信道估計，實現(xiàn)了ber性能
上傳時間： 2013-04-24
上傳用戶：gzming
easy，51pro，3.0編程器在2.0的基礎(chǔ)上增加了更多的芯片器件
上傳時間： 2013-07-25
上傳用戶：qazwsc
I2C總線規(guī)范與I2C器件C51讀寫程序 本文簡要介紹了I2C總線，并給出了I2C器件的C51讀寫程序，極大的方便了大家對I2C總線的學(xué)習(xí)和設(shè)計應(yīng)用。程序設(shè)計采用模塊化設(shè)計，方便
上傳時間： 2013-06-22
上傳用戶：763274289
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計
上傳時間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計已成為SoC設(shè)計的新方法。論文介紹了可編程邏輯器件的設(shè)計方法和開發(fā)技術(shù)，并用硬件描述語言和FPGA／CPLD設(shè)計技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計與實現(xiàn)過程。 論文參照Mircochip公司的PICl6C5X單片機的體系結(jié)構(gòu)，設(shè)計了8位RISCMCU。該嵌入式MCU設(shè)計采用了自頂向下的設(shè)計方法和模塊化設(shè)計思想。MCU總體結(jié)構(gòu)設(shè)計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后，對各模塊的具體技術(shù)實現(xiàn)細節(jié)分別進行了闡述。論文中設(shè)計的MCU能實現(xiàn)PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。 軟件仿真和硬件驗證表明：所設(shè)計的嵌入式MCU在各方面均達到了一定的性能指標(biāo)，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設(shè)計R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計思路，在通用控制領(lǐng)域也有一定的實用價值。 此外，論文中還介紹了三相SPWM控制模塊的設(shè)計，該模塊具有死區(qū)時間和載波比任意可調(diào)的特點，可以單獨應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。
標(biāo)簽： FPGA MCU 嵌入式 應(yīng)用研究
上傳時間： 2013-07-16
上傳用戶：熊少鋒
力天電子LPC210X例程代碼 力天電子 LPC210X 例程
上傳時間： 2013-06-28
上傳用戶：songyue1991
本文研究的主要內(nèi)容是應(yīng)用可編程器件FPGA來作PCI總線從模塊設(shè)計.文中首先分析了可編程器件在PCI總線產(chǎn)品設(shè)計中的可行性和應(yīng)用前景,接著對PCI總線協(xié)議作了一個系統(tǒng)的介紹,然后分析了PCI總線從模塊接口電路的結(jié)構(gòu),提出了子電路模塊的具體實現(xiàn)方案,最后在Xilinx ISE開發(fā)環(huán)境下采用Xilinx公司生產(chǎn)Spartan2E系列的器件XC2S300E來設(shè)計接口電路.并設(shè)計了驗證電路板,在PC機主板上對設(shè)計進行功能驗證,驗證結(jié)果表明設(shè)計正確,達到了設(shè)計要求.為今后對PCI總線接口進一步的研究奠定了基礎(chǔ).
標(biāo)簽： FPGA PCI 總線 接口設(shè)計
上傳時間： 2013-04-24
上傳用戶：gxohao
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運算速度快,編程方便等優(yōu)點廣泛應(yīng)用與IC設(shè)計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設(shè)計上,針對HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計方法,有效的避免了信號的反射,串?dāng)_等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅(qū)動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-06-22
上傳用戶：784533221
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
