8051處理器自誕生起近30年來，一直都是嵌入式應用的主流處理器，不同規模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產品。該處理器極具靈活性，可讓開發者自行定義部分指令，量身訂制所需的功能模塊和外設接口，而且有標準版和經濟版等多種版本可供選擇，可讓設計人員各取所需，實現更高性價比的結構。如此多的優越性使得8051處理器牢固地占據著龐大的應用市場，因此研究和發展8051及與其兼容的接口具有極大的應用前景。在眾多8051的外設接口中，I2C總線接口扮演著重要的角色。通用的12C接口器件，如帶12C總線的RAM，ROM，AD／DA，LCD驅動器等，越來越多地應用于計算機及自動控制系統中。因此，本論文的根本目的就是針對如何在8051內核上擴展I2C外設接口進行較深入的研究。 本課題項目采用可編程技術來開發805l核以及12C接口。由于8051內核指令集相容，我們能借助在現有架構方面的經驗，發揮現有的大量代碼和工具的優勢，較快地完成設計。在8051核模塊里，我們主要實現中央處理器、程序存儲器、數據存儲器、定時／計數器、并行接口、串行接口和中斷系統等七大單元及數據總線、地址總線和控制總線等三大總線，這些都是標準8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊，采用自下而上的方法，逐次實現一位的收發、一個字節的收發、一個命令的收發，直至實現I2C的整個通信協議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現的8051核成功并高效地控制擴展的12C接口與從設備TMPl01通信。 用EP2C35F672C6芯片開發的12C接口，數據的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經測試其傳輸速率可達普通速率和快速速率。 目前集成了該12C接口的8051核已經在工作中投入使用，主要用于POS設備的用戶數據加密及對設備溫度的實時控制。雖然該設備尚未大批量投產，但它已成功通過PCI(PaymentCardIndustry)協會認證。
上傳時間： 2013-06-18
上傳用戶：731140412
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
這是用FPGA實現的設計兩人擲骰子比較點大小的游戲，里面有詳細的程序源碼及分析，希望有些幫助
上傳時間： 2013-08-06
上傳用戶：lili123
緒論 3線性及邏輯器件新產品優先性計算領域4PCI Express®多路復用技術USB、局域網、視頻多路復用技術I2C I/O擴展及LED驅動器RS-232串行接口靜電放電(ESD)保護服務器/存儲10GTL/GTL+至LVTTL轉換PCI Express信號開關多路復用I2C及SMBus接口RS-232接口靜電放電保護消費醫療16電源管理信號調節I2C總線輸入/輸出擴展電平轉換靜電放電保護 手持設備22電平轉換音頻信號路由I2C基帶輸入/輸出擴展可配置小邏輯器件靜電放電保護鍵區控制娛樂燈光顯示USB接口工業自動化31接口——RS-232、USB、RS-485/422繼電器及電機控制保持及控制：I2C I/O擴展信號調節便攜式工業（掌上電腦/掃描儀） 36多路復用USB外設卡接口接口—RS-232、USB、RS-485/422I2C控制靜電放電保護 對于任意外部接口連接器的端口來說，靜電放電的沖擊一直是對器件可靠性的威脅。許多低電壓核心芯片或系統級的特定用途集成電路(ASIC)提供了器件級的人體模型(HBM)靜電放電保護，但無法應付系統級的靜電放電。一個卓越的靜電放電解決方案應該是一個節省空間且經濟高效的解決方案，可保護系統的相互連接免受外部靜電放電的沖擊。
上傳時間： 2013-10-18
上傳用戶：mikesering
本文提出j以通用陣列邏輯器件GAL 和只讀存貯器EPROM 為核心器件．設計測量 顯示控制裝置的方法。配以數字式傳感器及用 最小二乘法編制的曲線自動分段椒合程序生成 的EPROM 中的數據．可用于力、溫度、光強等 非電量的測量顯示和控制。該裝置與采用微處 理器的電路相比．有相同的洲量精度，電路簡 單．而且保密性好
上傳時間： 2013-11-10
上傳用戶：langliuer
ADT BinaryTree 的實現及驗證程序采用的主要數據結構：二叉樹、棧、隊算法思想：1、 先序建樹、輸出樹、后序遍歷用遞歸方法。性能分析：O( n )2、 先序遍歷、中序遍歷：性能分析：O( n )(1) 若遇到新節點非空則先入棧，然后訪問其左子樹。(2) 若為空則將棧頂結點出棧，訪問其右子樹。(3) 循環1、2直到棧為空且無節點可入棧。先序與中序的區別是：先序在入棧時訪問節點，中序在出棧時訪問節點。3、 層遍歷：性能分析：O( n )(1) 根節點入隊(2) 節點出隊并訪問(3) 若節點有左孩子，則左孩子入隊；有右孩子，則右孩子入隊。(4) 重復2、3直到隊列為空。4、 線索樹：算法與先序遍歷、中序遍歷一樣，只是將訪問節點的Visit函數改為連接前驅與后繼的操作。性能分析：O(
標簽： BinaryTree ADT 性能分析 樹
上傳時間： 2014-12-20
上傳用戶：SimonQQ
ABBYY FineReader 8.0專業版是最新、最準確的ABBYY OCR軟體版本。它可以為用戶提供 最高級別識字精確率，是一個非常節省時間的好方案。FineReader允許你將各種紙張和 電子文件轉換、編輯以及重新使用，包括：雜誌、報紙、傳真、複製和PDF文件。
標簽： ABBYY FineReader 8.0 OCR
上傳時間： 2016-02-11
上傳用戶：q123321
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
現代通信越來越依靠全數字處理技術, 通信系統中的全數字調制解調意味著發射機 及接收機將全部采用數字信號處理(DSP) 算法, 從而整個通信系統就可以用DSP 芯片或超 大規模集成電路(VL S I) 器件來實現。對全數字BPSK 調制解調系統采用計算機仿真的方法 進行研究能清楚地了解通信系統中所運用的數字信號處理技術, 包括信息源、發送和接收 濾波器、內插器以及判決器等全部采用數字信號處理算法來實現。文章給出了BPSK 調制 解調系統各個模塊的算法和結構, 運用MA TLAB 軟件進行了仿真, 得出了各個部分的時域 和頻域波形圖, 系統仿真的設計方法對Q PSK、16QAM 等全數字調制解調系統的硬件實現 具有實際的指導意義。
上傳時間： 2016-06-15
上傳用戶：qwe1234
現代通信越來越依靠全數字處理技術, 通信系統中的全數字調制解調意味著發射機 及接收機將全部采用數字信號處理(DSP) 算法, 從而整個通信系統就可以用DSP 芯片或超 大規模集成電路(VL S I) 器件來實現。對全數字BPSK 調制解調系統采用計算機仿真的方法 進行研究能清楚地了解通信系統中所運用的數字信號處理技術, 包括信息源、發送和接收 濾波器、內插器以及判決器等全部采用數字信號處理算法來實現。文章給出了BPSK 調制 解調系統各個模塊的算法和結構, 運用MA TLAB 軟件進行了仿真, 得出了各個部分的時域 和頻域波形圖, 系統仿真的設計方法對Q PSK、16QAM 等全數字調制解調系統的硬件實現 具有實際的指導意義。
上傳時間： 2014-01-17
上傳用戶：Breathe0125
