是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
MSP430 反編譯器是力杰電子為反匯編 Texas MSP430單片機(jī)目 標(biāo)文件而開(kāi)發(fā)，使反編譯出的源程序幾乎不做任何修改即可進(jìn)行再 編譯。
標(biāo)簽： MSP 430 Texas 反編譯器
上傳時(shí)間： 2013-12-24
上傳用戶：sunjet
Cisco 電話概論文章,語(yǔ)音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶：weixiao99
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開(kāi)門(mén)...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
mp4原理圖和pcb設(shè)計(jì) 不知道是那家公司的 主芯片可能是巨力的
標(biāo)簽： mp4 pcb 原理圖 家
上傳時(shí)間： 2014-01-22
上傳用戶：cx111111
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳用戶：cxl274287265
電子書(shū)Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶：yph853211
正版創(chuàng)力4.1SQL商業(yè)版!!!ASP版。
標(biāo)簽： 4.1 SQL ASP 正
上傳時(shí)間： 2014-11-08
上傳用戶：gundan
clock_spliter 採(cǎi)用彈性設(shè)計(jì) , 可調(diào)整週期寬度.
標(biāo)簽： clock_spliter
上傳時(shí)間： 2013-12-27
上傳用戶：TF2015
thats the CPU source made by JI FENG
標(biāo)簽： source thats made FENG
上傳時(shí)間： 2013-12-26
上傳用戶：ls530720646
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
