是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語(yǔ)音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶：weixiao99
低密度奇偶校驗(yàn)碼即LDPC碼的譯碼C程序，碼長(zhǎng)為16位
標(biāo)簽： LDPC 密度 奇偶校驗(yàn)碼 C程序
上傳時(shí)間： 2014-01-27
上傳用戶：thinode
低密度奇偶校驗(yàn)碼的VHDL程序，用于LDPC碼的硬件實(shí)現(xiàn)
標(biāo)簽： VHDL 密度 奇偶校驗(yàn)碼 程序
上傳時(shí)間： 2013-12-13
上傳用戶：zhangliming420
低密度奇偶校驗(yàn)碼的線性編碼方法的matlab源程序
標(biāo)簽： matlab 密度 奇偶校驗(yàn)碼 線性
上傳時(shí)間： 2016-04-28
上傳用戶：miaochun888
偶去年8月份到11月份，接近4個(gè)月的JAVA學(xué)習(xí)的所有筆記……個(gè)人覺得這么一個(gè)流程下來(lái)還真學(xué)到不少東西
標(biāo)簽：
上傳時(shí)間： 2016-05-04
上傳用戶：凌云御清風(fēng)
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
標(biāo)簽： Verilog 控制 程序
上傳用戶：wyc199288
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶：yph853211
低密度奇偶校驗(yàn)碼decode的c實(shí)現(xiàn)程序,不錯(cuò)
標(biāo)簽： decode 密度 奇偶校驗(yàn)碼 程序
上傳時(shí)間： 2016-05-09
上傳用戶：偷心的海盜
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
