DTP_S09C通過力控6.1發(fā)送短信。
標(biāo)簽： PLC 發(fā)短信模塊 組態(tài)王 短信
上傳時間： 2013-10-21
上傳用戶：1047385479
信捷PLC CPU 處理器
上傳時間： 2014-01-23
上傳用戶：wbwyl
TC35I西門子短信模塊開發(fā)板M3
上傳時間： 2013-10-10
上傳用戶：eastgan
usb短信貓
上傳時間： 2013-11-07
上傳用戶：旭521
針對區(qū)域內(nèi)多個小區(qū)普查的需求，對復(fù)雜環(huán)境下低信噪比WCDMA小區(qū)搜索進(jìn)行了針對性改進(jìn)，采用差分相干累積以及RS軟譯碼算法提高了低信噪比條件下WCDMA小區(qū)搜索性能并利用FPGA進(jìn)行了工程實現(xiàn)，仿真計算和安捷倫E5515C的測試結(jié)果表明改進(jìn)是有效的。
標(biāo)簽： WCDMA FPGA 低信噪比 環(huán)境
上傳時間： 2013-11-18
上傳用戶：wxqman
設(shè)計一種基于GPRS 和51 單片機的彩信報警系統(tǒng)。利用單片機技術(shù)、帶彩信協(xié)議GPRS 無線通信模塊、圖像捕獲和圖像壓縮編碼功能模塊，實現(xiàn)原理圖設(shè)計到電路板設(shè)計開發(fā)。
標(biāo)簽： 彩信報警 系統(tǒng)方案
上傳時間： 2013-11-10
上傳用戶：china97wan
真空斷路器滅弧室觸頭是斷路器實現(xiàn)分閘合閘的關(guān)鍵部件，需定期檢查，但常規(guī)人工檢測方法費時費力。經(jīng)過對真空斷路器滅弧室機械結(jié)構(gòu)特點與動作過程的研究，設(shè)計出一種基于ARM處理器的觸頭磨損度檢測系統(tǒng)，此系統(tǒng)由安裝在斷路器端的從機和安裝在控制室電腦上的主機適配器組成，系統(tǒng)使用搭載ARM1176JZF-S處理器的S3C6410芯片、AD3812模塊、W-DCD5位移傳感器、4432系列射頻無線模塊等器件實現(xiàn)了在機房使用一臺PC機或手機短信對多臺真空斷路器滅弧室觸頭磨損進(jìn)行遠(yuǎn)程檢測與控制。經(jīng)測試，系統(tǒng)檢測誤差低于0.78%。系統(tǒng)檢測精度高，使用方便實時性好，可靠性強，大大減少了以往的觸頭檢測工作量。
標(biāo)簽： ARM 真空斷路器 檢測系統(tǒng) 磨損
上傳時間： 2013-10-14
上傳用戶：nanshan
設(shè)計工程師通常在FPGA上實現(xiàn)FIFO(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進(jìn)行自行FIFO設(shè)計。本文提供了一種基于信元的FIFO設(shè)計方法以供設(shè)計者在適當(dāng)?shù)臅r候選用。這種方法也適合于不定長包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計方法
上傳時間： 2013-11-05
上傳用戶：ch3ch2oh
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
原創(chuàng)國產(chǎn)信捷PLC 自動剪板機程序
標(biāo)簽： PLC 國產(chǎn) 信捷 自動剪板機
上傳時間： 2013-12-03
上傳用戶：561596
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
