555時(shí)基電路的分析和應(yīng)用
上傳時(shí)間： 2013-11-22
上傳用戶：541657925
中興通訊硬件一部巨作－信號(hào)完整性 近年來(lái)，通訊技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展越來(lái)越快，高速數(shù)字電路在設(shè)計(jì)中的運(yùn)用越來(lái) 越多，數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計(jì)對(duì)信 號(hào)完整性技術(shù)的需求越來(lái)越迫切。 在中、 大規(guī)模電子系統(tǒng)的設(shè)計(jì)中， 系統(tǒng)地綜合運(yùn)用信號(hào)完整性技術(shù)可以帶來(lái)很多好處， 如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。 數(shù)字電路在具有邏輯電路功能的同時(shí)，也具有豐富的模擬特性，電路設(shè)計(jì)工程師需要 通過(guò)精確測(cè)定、或估算各種噪聲的幅度及其時(shí)域變化，將電路抗干擾能力精確分配給各種 噪聲，經(jīng)過(guò)精心設(shè)計(jì)和權(quán)衡，控制總噪聲不超過(guò)電路的抗干擾能力，保證產(chǎn)品性能的可靠 實(shí)現(xiàn)。 為了滿足中興上研一所的科研需要， 我們?cè)谌ツ旰徒衲觋P(guān)于信號(hào)完整性技術(shù)合作的基 礎(chǔ)上，克服時(shí)間緊、任務(wù)重的困難，編寫了這份硬件設(shè)計(jì)培訓(xùn)系列教材的“信號(hào)完整性” 部分。由于我們的經(jīng)驗(yàn)和知識(shí)所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評(píng)指正。 本教材的對(duì)象是所內(nèi)硬件設(shè)計(jì)工程師， 針對(duì)我所的實(shí)際情況， 選編了第一章——導(dǎo)論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計(jì)， 相信會(huì)給大家?guī)?lái)益處。同時(shí)，也希望通過(guò)我們的不懈努力能消除大家在信號(hào)完整性方面 的煩腦。 在編寫本教材的過(guò)程中，得到了沙國(guó)海、張亞?wèn)|、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導(dǎo)和幫助，尤其在審稿時(shí)提出了很多建設(shè)性的意見(jiàn)，在此一并致謝！
標(biāo)簽： 中興通訊 硬件 信號(hào)完整性 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-11-03
上傳用戶：奇奇奔奔
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片和IP（知識(shí)產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對(duì)角空時(shí)分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個(gè)主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計(jì)具有設(shè)計(jì)簡(jiǎn)單、快速、高效和實(shí)時(shí)性好等特點(diǎn)。
標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機(jī)
上傳時(shí)間： 2013-11-01
上傳用戶：wpt
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼
標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時(shí)間： 2013-12-21
上傳用戶：王慶才
隨著SoC設(shè)計(jì)復(fù)雜度的提高，驗(yàn)證已成為集成電路設(shè)計(jì)過(guò)程中的瓶頸，而FPGA技術(shù)的快速發(fā)展以及良好的可編程特性使基于FPGA的原型驗(yàn)證越來(lái)越多地被用于SoC系統(tǒng)的設(shè)計(jì)過(guò)程。本文討論了GPS基帶的驗(yàn)證方案以及基于FPGA的設(shè)計(jì)實(shí)現(xiàn)，并對(duì)驗(yàn)證過(guò)程中的問(wèn)題進(jìn)行了分析，并提出相應(yīng)的解決辦法。
上傳時(shí)間： 2014-08-04
上傳用戶：1184599859
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2013-11-05
上傳用戶：ch3ch2oh
GMSK信號(hào)具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動(dòng)突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出了方案的具體實(shí)現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實(shí)現(xiàn)的高斯濾波器、 FPGA實(shí)現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對(duì)系統(tǒng)功能和性能測(cè)試結(jié)果表明，指標(biāo)符合設(shè)計(jì)要求，工作穩(wěn)定可靠。 關(guān)鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引 言 由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿足移動(dòng)通信環(huán)境下對(duì)鄰道干擾的嚴(yán)格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標(biāo)準(zhǔn)調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實(shí)現(xiàn)方法，一種是利用GMSK ASIC專用芯片來(lái)完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來(lái)實(shí)現(xiàn)GMSK調(diào)制。這種實(shí)現(xiàn)方法的特點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單、基帶信 號(hào)速率可控，但調(diào)制載波頻率固定，沒(méi)有可擴(kuò)展性。另外一種方法是利用軟件無(wú)線電思想采用正交調(diào)制的方法在FPGA和DSP平臺(tái)上實(shí)現(xiàn)。其中又包括兩種實(shí)現(xiàn) 手段，一種是采用直接分解將單個(gè)脈沖的高斯濾波器響應(yīng)積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過(guò)累加相位信息來(lái)實(shí)現(xiàn)；另一種采用頻率軌跡合成，通過(guò)采樣把高斯濾波 器矩形脈沖響應(yīng)基本軌跡存入ROM作為查找表，然后通過(guò)FM調(diào)制實(shí)現(xiàn)。這種利用軟件無(wú)線電思想實(shí)現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點(diǎn)，但由于軟件 設(shè)計(jì)中涉及到高斯低通濾波、相位積分和三角函數(shù)運(yùn)算，所以調(diào)制器參數(shù)更改困難、實(shí)現(xiàn)復(fù)雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設(shè)計(jì)方案。與傳統(tǒng)實(shí)現(xiàn)方法比較具有實(shí)現(xiàn)簡(jiǎn)單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點(diǎn)，適合于CDPD、無(wú)中心站等多種通信系統(tǒng)，具有重要現(xiàn)實(shí)意義。
上傳時(shí)間： 2015-01-02
上傳用戶：zhang_yi
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
日本基恩士plc kv-1000編程學(xué)習(xí)。
上傳時(shí)間： 2013-11-06
上傳用戶：穿著衣服的大衛(wèi)
原創(chuàng)國(guó)產(chǎn)信捷PLC 自動(dòng)剪板機(jī)程序
標(biāo)簽： PLC 國(guó)產(chǎn) 信捷 自動(dòng)剪板機(jī)
上傳時(shí)間： 2013-12-03
上傳用戶：561596
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
