隨著頻率合成理論和高速大規模集成電路的發展，信號發生器作為一類重要的儀器，在通信、檢測、導航等領域有著廣泛的應用。特別是在高壓電力系統的檢測領域，常常需要模擬電網諧波的標準信號源對檢測設備的性能進行校驗，例如高壓電力線路的相位檢測，避雷器的性能檢測，用戶電能表的性能校驗等。為此，本文圍繞一種新型的參數可調諧波信號發生器進行了研究和設計，課題得到了常州市科技攻關項目的資助。 本文首先論述了頻率合成技術的發展，并將直接數字頻率合成技術與傳統的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構，從頻域角度分析了理想參數和實際參數兩種情況下DDS的輸出頻譜。在此基礎上，詳細分析了引起輸出雜散的三個主要因素，并對DDS的雜散抑制方法進行了仿真研究。最后對參數可調諧波信號發生器進行了軟硬件設計。 在系統設計的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發工具MAX+PLUSⅡ并結合硬件描述語言VHDL設計了一種頻率、相位、幅度、諧波比例可調的諧波信號發生器。詳細闡述了該信號發生器的體系結構，并進行了軟硬件的設計和具體電路的實現。實驗結果表明，系統的性能指標均達到了設計要求，且具有使用簡單、集成度高等特點。
上傳時間： 2013-05-20
上傳用戶：qulele
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現，在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現場可編程門陣列 (Field Programmable Gate Array，FPGA)為平臺的硬件設計實現方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統的設計，通過了仿真與適配，完成了硬件調試；詳細地論述了系統總體框架及內部模塊設計，重點介紹了TD-ERCS算法實現單元的設計，并在系統中設計加入了異步串行接口，完善了整個系統的模塊化，可使系統嵌入到現有的各類密碼系統與設備中；基于FDELPHI編程環境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面，也為分析與測試硬件系統產生的CPRS提供了方便；同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統產生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
上傳時間： 2013-06-20
上傳用戶：heart520beat
本文介紹了直接數字頻率合成器(DDS)的工作原理及基本結構，在此基礎上推導了它的理想頻譜，分析了DDS雜散的來源及抑制雜散的常用方法；重點研究了DDS中累加器和波形存儲表的設計。針對DDS輸入數據刷新率低的特點，雙層累加...
標簽： 數字頻率合成器
上傳時間： 2013-06-03
上傳用戶：SimonQQ
高精度的信號源是各種測試和實驗過程中不可缺少的工具，在通信、雷達、測量、控制、教學等領域應用十分廣泛。傳統的頻率合成方法設計的信號源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術的發展要求，直接數字合成（Direct Digital Synthesis）DDS技術可以提供高性能、高頻高精度的信號源，方便地獲得分辨率高且相位連續的信號，基于FPGA的DDS技術提供了升級方便并且成本低廉的解決方案。 本文對DDS的基本原理和輸出頻譜特性進行理論分析，總結出雜散分布規律。同時以DDS的頻譜分析為基礎，給出了幾種改善雜散的方法。本文結合相關文獻資料采用傅立葉變換的方法對相位截斷時DDS雜散信號的頻譜特性進行了研究，得到了雜散分布的規律性結論，并應用在程序設計程中；DDS技術的實現依賴于高速、高性能的數字器件，本文將FPGA器件和DDS技術相結合，確定了FPGA器件的整體設計方案，詳細說明了各個模塊的功能和設計方法，并對其關鍵部分進行了優化設計，從而實現了波形發生器數字電路部分的功能。軟件部分采用模塊設計方法，十分方便調試。為了得到滿足設計要求的模擬波形，本文還設計了幅度調節、D/A轉換和低通濾波等外圍硬件電路。 實驗結果表明，本文設計的基于DDS技術的多波形信號源基本能夠滿足普通學生實驗室的要求。
上傳時間： 2013-06-11
上傳用戶：woshiayin
·【內容簡介】本書系統地敘述模擬退火算法、遺傳算法、禁忌搜索、神經網絡化算法、混沌 優化、混合優化策略等智能優化算法的基本理論和實現技術以及最新進展和應 用，并從結構上對算法進行統一描述，著重強調混合策略的開發與應用.
標簽： 優化算法
上傳時間： 2013-05-24
上傳用戶：bcjtao
北斗衛星導航系統空間信號接口控制文件 1 文件范疇 2 系統概述 2.1 空間星座 2.2 坐標系統 2.3 時間系統 3 B1 信號規范 3.1 信號結構和基本特性參數 3.1.1信號結構 3.1.2信號基本特性 3.2 射頻信號特性 3.2.1載波頻率 3.2.2衛星信號工作帶寬及帶外抑制 3.2.3雜散 3.2.4載波相位噪聲 3.2.5用戶接收信號電平 3.2.6信號相關性 3.3 B1 頻點測距碼
上傳時間： 2013-04-24
上傳用戶：Alick
艦船電力系統網絡重構可以看作為一個多目標、多約束、多時段、離散化的非線性規劃最優問題。根據艦船電力系統特點，提出了一種改進的粒子群優化算法。在傳統粒子群算法的基礎上，運用混沌優化理論進行初始化粒子的初始種群，提升初始解質量；同時，引進遺傳操作以改進粒子群算法易陷入局部極值的缺點。通過對典型的模型仿真表明，該算法具有更好的尋優性能，并且有效地提高了故障恢復的速度與精度。
上傳時間： 2014-12-23
上傳用戶：AbuGe
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環鎖相的頻率合成器進行了分析和研究。在對比傳統單環鎖相技術基礎上，介紹了采用DDS+PLL多環技術實現寬帶細步進頻綜，輸出頻段10~13 GHz，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應用需求。
上傳時間： 2013-10-12
上傳用戶：Late_Li
用于定量表示ADC動態性能的常用指標有六個，分別是：SINAD(信納比)、ENOB(有效位 數)、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
ADC需要FFT處理器來評估頻譜純度，DAC則不同，利用傳統的模擬頻譜分析儀就能直接 研究它所產生的模擬輸出。DAC評估的挑戰在于要產生從單音正弦波到復雜寬帶CDMA信 號的各種數字輸入。數字正弦波可以利用直接數字頻率合成技術來產生，但更復雜的數字 信號則需要利用更精密、更昂貴的字發生器來產生。 評估高速DAC時，最重要的交流性能指標包括：建立時間、毛刺脈沖面積、失真、無雜散 動態范圍(SFDR)和信噪比(SNR)。本文首先討論時域指標，然后討論頻域指標。
上傳時間： 2013-10-27
上傳用戶：Vici
