現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計(jì)電路的規(guī)模和集成度不斷提高,同時(shí)也帶來(lái)了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語(yǔ)音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號(hào)處理中的基本運(yùn)算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運(yùn)算量減小了幾個(gè)數(shù)量級(jí),使得數(shù)字信號(hào)處理的實(shí)現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號(hào)處理的核心技術(shù)之一,因此對(duì)FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。 本文主要研究如何利用FPGA實(shí)現(xiàn)FFT算法,研制具有自主知識(shí)產(chǎn)權(quán)的FFT信號(hào)處理器。該設(shè)計(jì)采用高效基-16算法實(shí)現(xiàn)了一種4096點(diǎn)FFT復(fù)數(shù)浮點(diǎn)運(yùn)算處理器,其蝶形處理單元的基-16運(yùn)算核采用兩級(jí)改進(jìn)的基-4算法級(jí)聯(lián)實(shí)現(xiàn),僅用8個(gè)實(shí)數(shù)乘法器就可實(shí)現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運(yùn)算,在保持處理速度的優(yōu)勢(shì)下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點(diǎn)研究處理器蝶形單元設(shè)計(jì)的基礎(chǔ)上,本文完成了整個(gè)FFT處理器電路的FPGA設(shè)計(jì)。首先基于對(duì)處理器功能和特點(diǎn)的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計(jì)；在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點(diǎn)研究了具體的實(shí)現(xiàn)方案,完成了1.2萬(wàn)行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開(kāi)發(fā)環(huán)境中實(shí)現(xiàn)了處理器各個(gè)模塊的RTL設(shè)計(jì)：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺(tái),完成了整個(gè)FFT處理器的電路設(shè)計(jì)實(shí)現(xiàn)。 經(jīng)過(guò)仿真驗(yàn)證,本文所設(shè)計(jì)的FFT處理器芯片運(yùn)行速度達(dá)到了100MHz,占用的FPGA門(mén)數(shù)為552806,電路的信噪比可以達(dá)到50dB以上,達(dá)到了高速高性能的設(shè)計(jì)要求。
標(biāo)簽： FPGA FFT 信號(hào)處理器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：科學(xué)怪人
當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過(guò)查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開(kāi)發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來(lái)實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說(shuō)明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語(yǔ)言完成各模塊功能描述，通過(guò)Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類(lèi)似畫(huà)電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過(guò)程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開(kāi)展進(jìn)一步研究需要做的工作。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：rockjablew
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天區(qū)面積多目標(biāo)光纖光譜天文望遠(yuǎn)鏡)需要對(duì)焦而上的4 000個(gè)光纖定位單元進(jìn)行精確定位，一個(gè)光纖定位單元需要兩個(gè)步進(jìn)電機(jī)來(lái)驅(qū)動(dòng)，即需要對(duì)8 000個(gè)電機(jī)進(jìn)行驅(qū)動(dòng)控制。如何對(duì)這8 000個(gè)電機(jī)進(jìn)行有效的控制，是本文主要的研究?jī)?nèi)容。 本義引入EDA(Electronic Design Automation)，技術(shù)，以FPGA和CAN總線為硬件載體來(lái)進(jìn)行設(shè)計(jì)。FPGA相比較于DSP，單片機(jī)而言，具有10管腳多，資源豐富，使用靈活等優(yōu)點(diǎn)，可以存片內(nèi)集成多個(gè)電機(jī)的摔制，這樣對(duì)于提高系統(tǒng)的集成度，節(jié)約成本無(wú)疑有著很大的幫助。 在電機(jī)的控制當(dāng)中，其失步和過(guò)沖會(huì)直接影響到系統(tǒng)的精度，所以需要對(duì)電機(jī)脈沖頻率加以控制，對(duì)于在平穩(wěn)狀態(tài)下能正常工作的電機(jī)，失步往往發(fā)生在啟動(dòng)停止等脈沖頻率突然發(fā)生改變的時(shí)刻。具體實(shí)現(xiàn)方法是通過(guò)實(shí)驗(yàn)找出一條理想的加減速曲線，再將曲線離散化，并把離散化后的加減速分頻系數(shù)存儲(chǔ)在FPGA片內(nèi)ROM里而，當(dāng)電機(jī)運(yùn)行到對(duì)應(yīng)的步數(shù)時(shí)，取出分頻系數(shù)來(lái)獲取對(duì)應(yīng)的運(yùn)行頻率。 在LAMOST觀測(cè)中，光纖定位單元的零位是個(gè)很重要的基準(zhǔn)，在每次觀測(cè)之前，電機(jī)都要回零，理論上電氣零位和機(jī)械零位在同一點(diǎn)上，如果電氣檢測(cè)到達(dá)零位則認(rèn)為已經(jīng)到達(dá)機(jī)械零位位置。但是實(shí)際中由于裝配等一些原因，可能會(huì)出現(xiàn)零位短路和零位斷路的情況。零位斷路是指電機(jī)處于機(jī)械零位，但是電氣不能檢測(cè)到；零位短路是指電機(jī)不在機(jī)械零位，但是電氣已經(jīng)檢測(cè)到處于零位。這兩種情況會(huì)造成越界和機(jī)械零位一直被擠壓的后果，有可能會(huì)損壞光纖定位單元，為了防止這些情況出現(xiàn)，軟件程序中加入了計(jì)數(shù)器，從而從有效地保護(hù)了光纖定位單元，同時(shí)將這些狀況向上反饋，以便維護(hù)和檢修。 在本文完成之時(shí)，能夠控制驅(qū)動(dòng)336個(gè)光纖定位單元的小系統(tǒng)已經(jīng)在北京天文臺(tái)興隆觀測(cè)站實(shí)際投入運(yùn)行，并于2007年5月28日獲得首條光譜，取得了不錯(cuò)的效果。
標(biāo)簽： 步進(jìn)電機(jī)控制 驅(qū)動(dòng)系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：afeiafei309
LabVIEW與Excel的通信方法 Communication Method between LabVIEW and Excel
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：D&L37
近年來(lái)，在鋼鐵材質(zhì)質(zhì)量檢測(cè)的研究領(lǐng)域，電磁無(wú)損檢測(cè)方法以其非破壞性和簡(jiǎn)便快速的優(yōu)點(diǎn)取得了大量成果，然而對(duì)于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測(cè)還存在許多難題.如用傳統(tǒng)檢測(cè)平臺(tái)檢測(cè)鋼鐵件硬度的檢測(cè)精度和速度都不夠理想。 基于上述情況，論文將先進(jìn)的SOPC技術(shù)應(yīng)用到鋼鐵件的電磁無(wú)損檢測(cè)中。SOPC技術(shù)將處理器、存儲(chǔ)器、IO接口、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件集成到一個(gè)可編程邏輯器件上，構(gòu)建成一個(gè)可編程的片上系統(tǒng)。 論文詳細(xì)論述了基于FPGA的電磁無(wú)損檢測(cè)試驗(yàn)裝置的理論基礎(chǔ)，并在此基礎(chǔ)上給出了總體設(shè)計(jì)方案。全文著重?cái)⑹隽讼到y(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個(gè)設(shè)計(jì)過(guò)程。利用QuartusⅡ自定義外設(shè)和Avalon總線多主并行處理的特點(diǎn)，采用Vefilog HDL，語(yǔ)言實(shí)現(xiàn)激勵(lì)信號(hào)發(fā)生器和高速數(shù)據(jù)采集器，使得信號(hào)激勵(lì)和信號(hào)采集在同一片芯片中實(shí)現(xiàn)，從而提高了信號(hào)及信號(hào)處理的精確度。由于電磁檢測(cè)對(duì)多種參數(shù)的敏感反應(yīng)，必須抑制由此引入的多種因素的干擾，利用FIR數(shù)字濾波和相關(guān)方法從眾多的干擾信號(hào)中提取出有效信號(hào)的幅度和相位，同時(shí)利用NiosⅡC2H功能對(duì)濾波模塊進(jìn)行硬件加速處理，大大提高了信號(hào)處理的速度。利用最小二乘法建立回歸方程模型進(jìn)行無(wú)損檢測(cè)。最后運(yùn)用此電磁無(wú)損檢測(cè)系統(tǒng)對(duì)軸承鋼的硬度進(jìn)行了定性測(cè)試，取得了較好的檢測(cè)結(jié)果。 試驗(yàn)結(jié)果表明，將SOPC技術(shù)應(yīng)用到電磁無(wú)損檢測(cè)系統(tǒng)中，系統(tǒng)的檢測(cè)速度和檢測(cè)精度都有所提高，并使得整個(gè)系統(tǒng)在規(guī)模、可靠性、性能指標(biāo)、開(kāi)發(fā)成本、產(chǎn)品維護(hù)及硬件升級(jí)等多方面實(shí)現(xiàn)了優(yōu)化。
標(biāo)簽： 電磁 無(wú)損檢測(cè)
上傳時(shí)間： 2013-06-04
上傳用戶(hù)：13081287919
激光測(cè)距是隨著激光技術(shù)的出現(xiàn)而發(fā)展起來(lái)的一種精密測(cè)量技術(shù)，因其良好的精確度特性廣泛地應(yīng)用在軍事和民用領(lǐng)域。但傳統(tǒng)的激光測(cè)距系統(tǒng)大多采用分立的單元電路搭建而成，不僅造成了開(kāi)發(fā)成本較高，電路較復(fù)雜，調(diào)試?yán)щy等諸多問(wèn)題，而且這種系統(tǒng)體積和重量較大，嚴(yán)重阻礙了激光測(cè)距系統(tǒng)的普及應(yīng)用，因此近年來(lái)激光測(cè)距技術(shù)向著小型化和集成化的方向發(fā)展。本文就旨在找出一種激光測(cè)距的集成化方案，將激光接收電路部分集成為一個(gè)專(zhuān)用集成電路，使傳統(tǒng)的激光測(cè)距系統(tǒng)簡(jiǎn)化成三個(gè)部分，激光器LD、接收PD和一片集成電路芯片。 本文設(shè)計(jì)的激光測(cè)距系統(tǒng)基于相位差式激光測(cè)距原理，綜合當(dāng)前所有的測(cè)相技術(shù)，提出了一種基于FPGA的芯片運(yùn)用DCM的動(dòng)態(tài)移相功能實(shí)現(xiàn)相位差測(cè)量的方法。該方法實(shí)現(xiàn)起來(lái)方便快捷，無(wú)需復(fù)雜的過(guò)程計(jì)算，不僅能夠達(dá)到較高的測(cè)距精度，同時(shí)可以大大簡(jiǎn)化外圍電路的設(shè)計(jì)，使測(cè)距系統(tǒng)達(dá)到最大程度的集成化，滿(mǎn)足了近年來(lái)激光測(cè)距系統(tǒng)向小型化和集成化方向發(fā)展的要求，除此，該方法還可以減少環(huán)境因素對(duì)測(cè)距誤差的影響，降低測(cè)距系統(tǒng)對(duì)測(cè)試環(huán)境的要求。本論文的創(chuàng)新點(diǎn)有： 1.基于方波實(shí)現(xiàn)激光的調(diào)制和發(fā)射，簡(jiǎn)化了復(fù)雜的外圍電路設(shè)計(jì)； 2.激光測(cè)距的數(shù)據(jù)處理系統(tǒng)在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，便于系統(tǒng)的集成。 在基于DCM的激光測(cè)距方案中，本文詳細(xì)的敘述了利用DCM測(cè)相的基本原理，并給出了由相位信息得到距離信息的計(jì)算過(guò)程，然后將利用不同測(cè)尺測(cè)得的結(jié)果進(jìn)行合成，并最終將距離的二進(jìn)制信息轉(zhuǎn)換成十進(jìn)制顯示出來(lái)。本文以Xilinx公司Virtex-II Pro開(kāi)發(fā)板做為開(kāi)發(fā)平臺(tái)，通過(guò)編程和仿真驗(yàn)證了該測(cè)距方案的可行性。在采用多次測(cè)量求平均值的情況下，該測(cè)距方案的測(cè)距精度可以達(dá)到3mm，測(cè)距量程可達(dá)100m。該方案設(shè)計(jì)新穎，可將整個(gè)的數(shù)據(jù)處理系統(tǒng)在FPGA芯片中實(shí)現(xiàn)，為最終的專(zhuān)用集成芯片的設(shè)計(jì)打下了基礎(chǔ)，有利于測(cè)距系統(tǒng)的集成單片化。
標(biāo)簽： FPGA 激光測(cè)距 數(shù)據(jù)處理
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：lili1990
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專(zhuān)用集成電路實(shí)現(xiàn)。但是這類(lèi)芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫(xiě)代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙 控制
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：tianyi223
在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù)，設(shè)計(jì)了具備高速信號(hào)處理能力的寬帶數(shù)字接收機(jī)平臺(tái)，并提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法，以及對(duì)這些方法的驗(yàn)證。具體來(lái)說(shuō)就是如何利用單片的FPGA實(shí)現(xiàn)對(duì)雷達(dá)信號(hào)并行地實(shí)時(shí)檢測(cè)和參數(shù)估計(jì)。所做工作主要分為兩大部分： 1、適合于FPGA硬件實(shí)現(xiàn)的算法的確定及仿真：對(duì)A/D采樣信號(hào)采用自相關(guān)累加算法進(jìn)行信號(hào)檢測(cè)，利用信號(hào)的相關(guān)性和噪聲的獨(dú)立性提高信噪比，通過(guò)給出檢測(cè)門(mén)限來(lái)估計(jì)信號(hào)的起止點(diǎn)。對(duì)于常規(guī)信號(hào)的頻率估計(jì)，采用Rife算法。通過(guò)Matlab仿真，表明上述算法在運(yùn)算量和精度方面均有良好性能，適合用作FPGA硬件實(shí)現(xiàn)。 2、算法的FPGA硬件實(shí)現(xiàn)：針對(duì)原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算，考慮到FPGA并行處理的特點(diǎn)，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開(kāi)發(fā)平臺(tái)完成設(shè)計(jì)，系統(tǒng)測(cè)試結(jié)果表明，本設(shè)計(jì)能正常工作，滿(mǎn)足系統(tǒng)設(shè)計(jì)要求。 文章的最后，結(jié)合系統(tǒng)設(shè)計(jì)給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問(wèn)題展開(kāi)討論。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-25
上傳用戶(hù)：songnanhua
基于彩色路徑識(shí)別的視覺(jué)導(dǎo)航方法是當(dāng)前自動(dòng)導(dǎo)航小車(chē)領(lǐng)域的研究熱點(diǎn)和方向。視覺(jué)導(dǎo)航是指根據(jù)地面路徑和被控對(duì)象之間的位置偏差控制其運(yùn)行的方向，因此，地面彩色路徑圖像的攝取及其識(shí)別處理就成為視覺(jué)導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺(jué)導(dǎo)航系統(tǒng)設(shè)計(jì)中，圖像處理的硬件平臺(tái)都是基于通用微處理器，嵌入式微處理器或者DSP進(jìn)行設(shè)計(jì)的。這些處理器一個(gè)共同的特點(diǎn)就是數(shù)據(jù)串行處理，而圖像處理過(guò)程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿(mǎn)足不了圖像處理的實(shí)時(shí)性要求。 鑒于微處理器這方面的不足，作者提出一種使用FPGA實(shí)現(xiàn)圖像識(shí)別的并行處理方案，并據(jù)此設(shè)計(jì)一個(gè)智能圖像傳感器。該傳感器采用先進(jìn)的FPGA技術(shù)，將圖像采集及其顯示，路徑的識(shí)別處理以及通信控制等模塊集成在一個(gè)芯片上，形成一個(gè)片上系統(tǒng)(SOC)。其主要功能是對(duì)所采集的彩色路徑圖像進(jìn)行識(shí)別處理，獲得彩色路徑的坐標(biāo)及其方向角，并將處理結(jié)果發(fā)送給上位機(jī)，為自動(dòng)導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識(shí)別處理過(guò)程劃分為三個(gè)階段，第一階段為顏色聚類(lèi)識(shí)別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運(yùn)算，用于對(duì)第一階段中獲得的二值圖像進(jìn)行去斑處理，第三階段為路徑中心線的定位及其方向角的測(cè)量。圖像傳感器與上位機(jī)的通信采用異步串行方式，由于上位機(jī)需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機(jī)對(duì)傳感器的控制。在圖像的顯示中，為了彌補(bǔ)圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲(chǔ)器的圖像幀緩沖機(jī)制，通過(guò)VGA接口將采集的圖像實(shí)時(shí)地顯示出來(lái)。 根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計(jì)，并對(duì)整個(gè)系統(tǒng)進(jìn)行了現(xiàn)場(chǎng)調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個(gè)模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r(shí)地將路徑從圖像中準(zhǔn)確地識(shí)別出來(lái)，.充分體現(xiàn)了FPGA對(duì)路徑圖像的高速處理優(yōu)勢(shì)，達(dá)到了設(shè)計(jì)預(yù)期目標(biāo)，在一定程度上豐富了路徑圖像識(shí)別處理的技術(shù)和方法。
標(biāo)簽： FPGA 路徑識(shí)別 圖像傳感器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：ghostparker
現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)是一種新型集成電路，可以將眾多的控制功能模塊集成為一體，具有集成度高、實(shí)用性強(qiáng)、高性?xún)r(jià)比、便于開(kāi)發(fā)等優(yōu)點(diǎn)，因而具有廣泛的應(yīng)用前景。單相全橋逆變器是逆變器的一種基本拓?fù)浣Y(jié)構(gòu)，對(duì)它的研究可以為三相逆變器研究提供參考，因此對(duì)單相全橋逆變器的分析有著重要的意義。 本文研制了一種基于FPGA的SPWM數(shù)字控制器，并將其應(yīng)用于單相逆變器進(jìn)行了試驗(yàn)研究。主要研究?jī)?nèi)容包括：SPWM數(shù)字控制系統(tǒng)軟件設(shè)計(jì)以及逆變器硬件電路設(shè)計(jì)，并對(duì)試驗(yàn)中發(fā)現(xiàn)的問(wèn)題進(jìn)行了深入分析，提出了相應(yīng)的解決方案和減小波形失真的措施。在硬件設(shè)計(jì)方面，首先對(duì)雙極性／單極性正弦脈寬調(diào)制技術(shù)進(jìn)行分析，選用適合高頻設(shè)計(jì)的雙極性調(diào)制。其次，詳細(xì)分析死區(qū)效應(yīng)，采用通過(guò)判斷輸出電壓電流之間的相位角預(yù)測(cè)橋臂電流極性方向，超前補(bǔ)償波形失真的方案。最后，采用電壓反饋實(shí)時(shí)檢測(cè)技術(shù)，對(duì)PWM進(jìn)行動(dòng)態(tài)調(diào)整。在控制系統(tǒng)軟件設(shè)計(jì)方面，采用FPGA自上而下的設(shè)計(jì)方法，對(duì)其控制系統(tǒng)進(jìn)行了功能劃分，完成了DDS標(biāo)準(zhǔn)正弦波發(fā)生器、三角波發(fā)生器、SPWM產(chǎn)生器以及加入死區(qū)補(bǔ)償?shù)腜WM發(fā)生器、電流極性判斷(零點(diǎn)判斷模塊和延時(shí)模塊)和反饋等模塊的設(shè)計(jì)。針對(duì)仿真和實(shí)驗(yàn)中的毛刺現(xiàn)象，分析其產(chǎn)生機(jī)理，給出常用的解決措施，改進(jìn)了系統(tǒng)性能。
上傳時(shí)間： 2013-07-06
上傳用戶(hù)：66666
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
